D7net
Home
Console
Upload
information
Create File
Create Folder
About
Tools
blackhat.pw
:
/
kunden
/
kunden
/
usr
/
share
/
locale
/
fr
/
LC_MESSAGES
/
Filename :
opcodes.mo
back
Copy
�� � 0 @ � P l( t( x( �( �( �( 4 �( H �( J *) 4 u) P �) 3 �) 7 /* I g* 3 �* � �* 0 + e �+ � , � �, [ 5- � �- � . � �. � 5/ � �/ [ Q0 � �0 � =1 � �1 � a2 / �2 � 3 ( �3 ( �3 ( %4 / N4 1 ~4 X �4 % 5 % /5 ( U5 ( ~5 2 �5 [ �5 1 66 ? h6 ( �6 ) �6 . �6 5 *7 `7 / m7 . �7 �7 �7 8 8 68 @8 J8 f8 p8 �8 �8 �8 �8 �8 �8 �8 9 ( '9 P9 h9 z9 �9 �9 �9 �9 �9 : *: B: W: q: �: �: �: �: �: ! �: ; G 5; }; �; ; �; �; < 0< M< _< = ~< & �< �< $ = " %= - H= v= - �= 3 �= �= > 3 ,> # `> �> �> �> % �> ) �> % ? ! 7? ! Y? $ {? �? �? 8 �? @ " !@ D@ ! \@ ~@ ' �@ ' �@ �@ 7 A 9A W PA } �A P &B 4 wB k �B t C ( �C 4 �C 5 �C B !D dD & �D �D �D �D E ) !E , KE , xE 9 �E C �E 7 #F ; [F R �F R �F / =G mG " �G # �G �G �G - H ( 3H \H rH ! �H 5 �H & �H ' I / 3I ) cI / �I �I ! �I b �I . `J �J �J �J �J ! �J 0 K CK \K ! xK % �K �K < �K L # 0L 2 TL + �L �L �L �L M 3 #M / WM �M �M �M �M �M N 'N + <N hN " �N �N * �N % �N # O 7 6O nO = �O 7 �O ! P 5 'P " ]P �P �P �P �P ! Q %Q FQ 2 fQ 1 �Q , �Q + �Q 2 $R 2 WR ) �R �R �R ) �R ! S ' -S ' US ' }S �S : �S �S T *T :T JT bT }T �T �T �T �T U +U <U " SU vU " �U �U �U �U �U V ! 8V E ZV ' �V �V �V W 1 !W 9 SW ) �W 4 �W ; �W = (X ^ fX 8 �X ? �X A >Y b �Y ; �Y = Z ^ ]Z : �Z < �Z ] 4[ = �[ ; �[ = \ ^ J\ = �\ ? �\ ` '] ; �] = �] ^ ^ ; a^ = �^ ^ �^ ; :_ = v_ ^ �_ : ` < N` ] �` 9 �` ; #a \ _a ; �a = �a ^ 6b ) �b # �b 9 �b 9 c ? Wc ? �c 3 �c 9 d ? Ed ? �d @ �d B e c Ie �e 6 �e f f 0f Bf Sf tf �f �f �f �f �f �f % g Cg \g og �g F �g 2 �g 0 h + ;h . gh 1 �h �h �h % �h i ( 3i % \i & �i �i & �i �i j j ) 5j % _j �j �j �j & �j �j k k & 4k 5 [k J �k �k �k �k ! l .l ?l $ Jl % ol + �l �l �l �l 2 m 2 @m 2 sm 4 �m , �m n 9 n F Pn 4 �n �n ( �n o ; 3o / oo & �o " �o �o ! p 'p Hp _p vp �p �p �p �p �p �p q q ( 3q % \q �q �q �q 4 �q ! �q + r Hr ' er �r 0 �r �r �r s %s % As gs ~s 0 �s 5 �s 2 �s & 0t ' Wt t �t & �t & �t - u ; 7u J su = �u 3 �u 0v :v Wv _v ov v % �v �v �v $ �v w ( (w $ Qw " vw - �w $ �w �w x &x # Ex " ix " �x �x �x �x y y % 4y Zy vy � �y k{ m{ B r{ T �{ [ | ; f| X �| J �| B F} R �} 6 �} � ~ 9 �~ w �~ � r � (� y ڀ � T� � � � �� � p� � $� g ք � >� � � � �� � a� A *� � l� , 9� , f� , �� 7 �� 8 �� m 1� : �� ; ڊ - � - D� 9 r� p �� 9 � M W� - �� - ӌ 3 � H 5� ~� 4 �� 3 �� � &� F� f� s� " |� �� �� Ǝ $ ю % �� � &� <� T� " s� 4 �� % ˏ � & � +� L� k� �� + �� ! ǐ % � " � 2� $ Q� v� $ �� �� đ ڑ �� � Q ;� 0 �� / �� ` � O� ( n� ( �� �� $ ٓ A �� - @� ' n� % �� # �� 4 � � : 1� 3 l� % �� . ƕ G �� , =� ( j� �� �� / �� 3 � / � + I� + u� . �� З � M � & Y� / �� �� < Ϙ # � 0 0� 0 a� $ �� D �� �� f � � � ^ � 8 l� v �� � : �� B ל > � Q Y� # �� / ϝ & �� & &� $ M� & r� 2 �� 6 ̞ 6 � C :� L ~� @ ˟ D � \ Q� H �� 6 �� .� 8 J� 9 �� �� ڡ - � ) "� L� ) b� 5 �� P ¢ 6 � 7 J� A �� 5 ģ , �� 0 '� # X� � |� 8 �� 6� Q� o� �� / �� > Х � -� . A� 5 p� �� R �� > � = K� I �� 1 ӧ ' � 0 -� " ^� �� W �� T �� ! K� " m� % �� �� ( ϩ $ �� $ � A B� % �� . �� ' ٪ C � ; E� 0 �� : �� # � W � J i� # �� 9 ج & � ( 9� ( b� ( �� ' �� # ܭ $ � ! %� 4 G� 3 |� - �� - ޮ 4 � 4 A� + v� �� �� - ί / �� * ,� * W� * �� �� P ΰ ! � ! A� c� {� �� �� ȱ ' ޱ , � , 3� , `� , �� �� ! β = � .� 2 @� ! s� ! �� * �� # � . � $ 5� \ Z� 2 �� � / � % ;� E a� G �� 6 � D &� < k� F �� p � E `� @ �� R � t :� < �� N � o ;� ; �� M � o 5� L �� < � N /� p ~� > � P .� r � < � N /� p ~� < � N ,� p {� < � N )� p x� ; � M %� o s� : � L � n k� < � N � o f� 0 �� . � J 6� E �� N �� M � 6 d� I �� S �� R 9� A �� S �� u "� ) �� 9 �� & �� #� 8� N� . b� �� �� �� �� � � + 0� , \� �� �� �� �� P �� 8 7� 7 p� 1 �� 5 �� 2 � $ C� h� 0 z� �� 1 �� . �� / %� U� 6 t� , �� �� �� : � - S� ! �� % �� �� B �� !� <� U� - k� P �� U �� @� T� g� 0 �� �� �� % �� ) �� : %� `� ! x� �� < �� < �� < 4� > q� . �� �� O �� b A� Q �� �� 8 � " P� L s� - �� 7 �� 1 &� $ X� 6 }� ) �� �� �� � 5� S� q� �� �� �� �� �� 5 � 0 D� u� & �� �� I �� 4 � 3 H� $ |� & �� �� E �� -� + C� * o� ( �� 5 �� �� � E ,� F r� A �� 2 �� 4 .� $ c� & �� 5 �� 6 �� E � R b� M �� M � > Q� �� & �� �� �� �� �� - � =� % \� 8 �� �� + �� ' �� &� 0 E� ' v� �� �� & �� 1 �� 0 +� 0 \� . �� ' �� & �� � #� 4 ;� ! p� 3 �� K z j � # � " � � l ~ D � � . � n � � � � � h R � � � n � � � � � R � k c ( � ^ * � � � W C i w Y = Z � d � & : � � � i � � � ` l ] G Q � � t � � � � � � � � � � � s \ V � � > } > � : K ' � U � � f d � B P � � � � � S b � 9 0 U T � t � � p � v e 4 / x � W g � � % � P � ? � 5 ` � u � o � � � q � T e � Q - f G � � / � � o � � q 0 H � � j \ � , � � � � � � 7 � ' $ � � ; � 1 u � � N � � { � � � � J 8 - � � $ � p � � � � M � � � � ! 1 � s � � H 8 I 3 � � � � � � � 2 2 D � � � m Y � � h ) � � � N � � _ ? � v | V + � J ^ � � � B E _ � I � y ~ � � � � ( A � � L � r ! � + � � � � O | � a E � � � S � M A � " � � 3 X � � � � � � . 7 � 4 � � [ � � � � � � � O x � � � � � � � ; � � � F � m � � 9 � , � � � 6 � � # � { � � L 6 � � = @ � � r & ) < � � � % � � ] � F � b X a z g < � y � * � Z � 5 k � � � � � � w � [ C � � } c � � � � @ �� |( �( �� ������ ���� no-aliases Use canonical instruction forms. numeric Print numeric register names, rather than ABI names. For the options above, the following values are supported for "%s": aliases Do print instruction aliases. compact-assembly Do not emit a new line between bundles of instructions. debug_dump Temp switch for debug trace. no-aliases Don't print instruction aliases. no-compact-assembly Emit a new line between bundles of instructions. no-notes Don't print instruction notes. no-pc Don't print program counter prefix. ctx4 Force disassembly using 4-context mode. ctx8 Force 8-context mode, takes precedence. notes Do print instruction notes. pretty Print 32-bit words in natural order corresponding to re-ordered instruction. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following BPF specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following KVX specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following LoongArch disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following NFP specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M<class[,class]> to select the correct opcode class(es). Warning: illegal use of double register pair. pseudoc Use pseudo-c syntax. v1,v2,v3,v4,xbpf Version of the BPF ISA to use. hex,oct,dec Output numerical base for immediates. addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic (AT&T syntax only) Display instruction with AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic (AT&T syntax only) Display instruction with Intel mnemonic intel64 Display instruction in Intel64 ISA suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' # internal error, unknown tag in opcode template (%s) $<undefined> %dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *illegal* *unknown operands type: %d* *unknown* , <invalid CRC operator>, .<bad> 21-bit offset out of range 64-bit address is disabled <bad> <function code %d> <illegal instruction> <illegal reg num> <internal disassembler error> <internal error in opcode table: %s %s> <invalid CC-reg number> <invalid branch>[ <invalid cacheop number> <invalid cmd action %d:%d:%d>[] <invalid cmd target %d:%d:%d>[] <invalid condition code> <invalid flag> <invalid float-CC-reg number> <invalid opsize> <invalid prefop number> <invalid reg number> <invalid register number> <invalid s-reg number> <invalid size> <invalid v-reg number> <invalid_instruction>: <unknown register %d> ABORT: unknown operand Address 0x%llx is out of bounds. Address 0x%lx is out of bounds. An error occurred while generating the extension instruction operations Assume all insns are Thumb insns Attempt to find bit index of 0 BO value implies no branch hint, when using + or - modifier Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Disassemble only into canonical instructions. Don't understand 0x%x Enable CDE extensions for coprocessor N space Enforce the designated architecture while decoding. Error processing section %u Error: read from memory failed Examine preceding label to determine an insn's type File has invalid ME-Config section. File has no ME-Config section. GPR odd is illegal Hmmmm 0x%x Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Invalid NFP option: %s Invalid size specifier LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Please report this bug Print CP0 register and HWR names according to specified architecture. Print CP0 register names according to specified architecture. Default: based on binary being disassembled. Print FPR names according to specified ABI. Default: numeric. Print GPR and FPR names according to specified ABI. Print GPR names according to specified ABI. Default: based on binary being disassembled. Print HWR names according to specified architecture. Default: based on binary being disassembled. Print instruction description as comment Print numeric register names, rather than ABI names. Print the CSR according to the chosen privilege spec. Print unknown instructions according to length from first two bits Recognize DSP instructions. Recognize FPU QuarkSE-EM instructions. Recognize FPX DP instructions. Recognize FPX SP instructions. Recognize MSA instructions. Recognize NPS400 instructions. Recognize double assist FPU instructions. Recognize double precision FPU instructions. Recognize single precision FPU instructions. Recognize the Global INValidate (GINV) ASE instructions. Recognize the Loongson Content Address Memory (CAM) instructions. Recognize the Loongson EXTensions (EXT) instructions. Recognize the Loongson EXTensions R2 (EXT2) instructions. Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions. Recognize the eXtended Physical Address (XPA) ASE instructions. Recognize the virtualization ASE instructions. Register list is not valid Register must be between r0 and r7 Register must be between r8 and r15 Register number is not valid SR/SelID is out of range SVE `movprfx' compatible instruction expected SVE instruction expected after `movprfx' SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The ME-Config section is corrupt. The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbol UIMM = 00000 is illegal UIMM values >15 are illegal UIMM values >7 are illegal Unknown error %d Use canonical instruction forms. Use only hexadecimal number to print immediates. VSR overlaps ACC operand Value is not aligned enough Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: unrecognised CALLA addressing mode accepted values are from -1 to 6 address register in load range address writeback expected assertion fail %s:%d attempt to set 'at' bits when using + or - modifier attempt to set y bit when using + or - modifier bad case %d (%s) in %s:%d bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte index must be a multiple of 8 byte relocation unsupported cannot use odd number destination register cannot use odd number source register cde coprocessor not between 0-7: %s cgen_parse_address returned a symbol. Literal required. coproc must have an argument: %s coprocN argument takes options "generic", "cde", or "CDE": %s destination register differs from preceding instruction displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expected `%s' after previous `%s' expected a range of four offsets expected a range of two offsets expected a selection register in the range w12-w15 expected a selection register in the range w8-w11 expected a single offset rather than a range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register first register of the range should be r13 floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal MEP INDEX setting '%x' in ELF header e_flags field illegal PL operand value illegal WC operand value illegal bitmask illegal id (%d) illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed instruction opens new dependency sequence without ending previous one insufficient data to decode instruction internal disassembler error internal error: bad insn unit internal error: bad major code internal error: bad sparc-opcode.h: "%s" == "%s" internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx internal error: bad vliw->next_slot value internal error: broken opcode descriptor for `%s %s' internal error: cris_cgen_cpu_open: no endianness specified internal error: cris_cgen_cpu_open: unsupported argument `%d' internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: don't know how to handle parsing results internal error: epiphany_cgen_cpu_open: no endianness specified internal error: epiphany_cgen_cpu_open: unsupported argument `%d' internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: fr30_cgen_cpu_open: no endianness specified internal error: fr30_cgen_cpu_open: unsupported argument `%d' internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: frv_cgen_cpu_open: no endianness specified internal error: frv_cgen_cpu_open: unsupported argument `%d' internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: immediate() called with invalid byte count %d internal error: ip2k_cgen_cpu_open: no endianness specified internal error: ip2k_cgen_cpu_open: unsupported argument `%d' internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: iq2000_cgen_cpu_open: no endianness specified internal error: iq2000_cgen_cpu_open: unsupported argument `%d' internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: lm32_cgen_cpu_open: no endianness specified internal error: lm32_cgen_cpu_open: unsupported argument `%d' internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32c_cgen_cpu_open: no endianness specified internal error: m32c_cgen_cpu_open: unsupported argument `%d' internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32r_cgen_cpu_open: no endianness specified internal error: m32r_cgen_cpu_open: unsupported argument `%d' internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mep_cgen_cpu_open: no endianness specified internal error: mep_cgen_cpu_open: unsupported argument `%d' internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mt_cgen_cpu_open: no endianness specified internal error: mt_cgen_cpu_open: unsupported argument `%d' internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: or1k_cgen_cpu_open: no endianness specified internal error: or1k_cgen_cpu_open: unsupported argument `%d' internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: unknown hardware resource internal error: unknown operand, %s internal error: unrecognized field %d while building insn internal error: unrecognized field %d while decoding insn internal error: unrecognized field %d while getting int operand internal error: unrecognized field %d while getting vma operand internal error: unrecognized field %d while parsing internal error: unrecognized field %d while printing insn internal error: unrecognized field %d while setting int operand internal error: unrecognized field %d while setting vma operand internal error: xstormy16_cgen_cpu_open: no endianness specified internal error: xstormy16_cgen_cpu_open: unsupported argument `%d' internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal relocation type invalid internal: non-debugged code (test-case missing): %s:%d invalid %function() here invalid Ddd value invalid R operand invalid TH value invalid address type for operand invalid addressing mode invalid arithmetic immediate invalid bat number invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid increment amount invalid mask field invalid mfcr mask invalid offset invalid offset: must be in the range [-512, -8] and be a multiple of 8 invalid operand. type may have values 0,1,2 only. invalid position, should be 0, 16, 32, 48 or 64. invalid position, should be 0, 8, 16, or 24 invalid position, should be 16, 32, 64 or 128. invalid position, should be one of: 0,4,8,...124. invalid post-increment amount invalid register invalid register for stack adjustment invalid register name invalid register number, should be blink invalid register number, should be fp invalid register number, should be pcl invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid size value must be on range 1-64. invalid size, should be 1, 2, 4, or 8 invalid size, value must be invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line last register of the range doesn't fit merging predicate expected due to preceding `movprfx' mis-matched privilege spec set by %s=%s, the elf privilege attribute is %s missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register multiplier negative immediate value not allowed negative or unaligned offset expected no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) out of memory output register of preceding `movprfx' expected as output output register of preceding `movprfx' not used in current instruction output register of preceding `movprfx' used as input parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range predicate register differs from that in preceding `movprfx' predicated instruction expected after `movprfx' previous `movprfx' sequence not closed reading from a write-only register reg pair must be contiguous reg pair must start from even reg register R30 is a limm indicator register element index register must be BLINK register must be GP register must be ILINK1 register must be ILINK2 register must be PCL register must be R0 register must be R1 register must be R2 register must be R3 register must be SP register must be either r0-r3 or r12-r15 register name used as immediate value register number register number must be even register out of range register size not compatible with previous `movprfx' register source in immediate move register unavailable for short instructions relocation invalid for store rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 second reg in pair should be xzr if first is xzr shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected size register differs from preceding instruction source and target register operands must be different source register differs from preceding instruction specified register cannot be read from specified register cannot be written to stack pointer register expected start register out of range starting offset is not a multiple of 2 starting offset is not a multiple of 4 syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) the register-index form of PRFM does not accept opcodes in the range 24-31 the three register operands must be distinct from one another this `%s' should have an immediately preceding `%s' undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown BPF CPU version %u unknown S/390 disassembler option: %s unknown constraint `%c' unknown operand shift: %x unknown privileged spec set by %s=%s unknown reg: %d unrecognised disassembler CPU option: %s unrecognised disassembler option: %s unrecognised register name set: %s unrecognized disassembler option with '=': %s unrecognized disassembler option: %s unrecognized form of instruction unrecognized instruction value must be a multiple of 16 value must be in the range 0 to 240 value must be in the range 0 to 28 value must be in the range 0 to 31 value must be in the range 1 to value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range writing to a read-only register Project-Id-Version: opcodes 2.42.90 Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/ PO-Revision-Date: 2024-12-13 10:02+0800 Last-Translator: Grégoire Scano <gregoire.scano@malloc.fr> Language-Team: French <traduc@traduc.org> Language: fr MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. Plural-Forms: nplurals=2; plural=(n > 1); X-Generator: Poedit 2.4.2 no-aliases Utiliser les formes d'instructions canoniques. numeric Affiche le nom des registres numériques, au lieu de leur nom ABI. Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour "%s" : aliases Afficher les alias des instructions. compact-assembly N'emet pas une nouvelle ligne entre les paquets d'instructions. debug_dump Interrupteur temporaire pour la trace de débogage. no-aliases Ne pas afficher les alias des instructions. no-compact-assembly Emet une nouvelle ligne entre les paquets d'instructions. no-notes Ne pas afficher les instructions. no-pc Ne pas afficher le préfixe de compteur de programme. ctx4 Forcer le désassemblage en mode 4-context. ctx8 Forcer le mode 8-context, a la préséance. notes Afficher les alias les instructions. pretty Affiche des mots de 32-bits dans l'ordre naturel correspondant aux instructions réordonnées. Les options spécifiques AARCH64 du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques ARC du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options suivantes spécifiques au désassemblage ARM sont prises en charge avec l’utilisation de l’option -M : Les options spécifiques BFP du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques KVX du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques LoongArch du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques MIPS du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques NFP du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques PPC suivantes sont prises en charge avec l’utilisation de l’option -M : Les options spécifiques RISC-V du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques S/390 du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques i386/x86-64 du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Avertissement : Le décompilation peut être incorrecte en raison du choix de classe d'opcode supposées. Utiliser -M<classe[,classe]> pour sélectionner la ou les classes d’opcode correctes. Avertissement : non valable comme instruction à 2 opérandes. pseudoc Utilise un syntaxe pseudo-c. v1,v2,v3,v4,xbpf Version de l'ISA BPF à utiliser. hex,oct,dec Affiche la base numérique pour les immédiats. addr16 Supposer un adressage 16 bits addr32 Supposer un adressage 32 bits addr64 Supposer un adressage 64 bits amd64 Afficher les instructions en AMD64 ISA att Afficher les instructions en syntaxe AT&T att-mnemonic (syntaxe AT&T uniquement) Afficher les instructions avec les mnémoniques AT&T data16 Supposer une taille de données sur 16 bits data32 Supposer une taille de données sur 32 bits i386 Désassembleur en mode 32 bits i8086 Désassembleur en mode 16 bits intel Afficher les instructions en syntaxe Intel intel-mnemonic (syntaxe AT&T uniquement) Afficher les instructions avec les mnémoniques Intel intel64 Afficher les instructions en Intel64 ISA suffix Toujours afficher les suffixes d’instruction en syntaxe AT&T x86-64 Désassembleur en mode 64 bits # erreur interne, modificateur indéfini (%c) # erreur interne, opérande « %s %s » indéfini # erreur interne, étiquette non connue dans le modèle d'opérande (%s) $<non défini> %dsp16() prend une adresse symbolique, pas un nombre %dsp8() prend une adresse symbolique, pas un nombre opérateur LSL interdit opérateur ROR interdit décalage (DP) hors intervalle. décalage (SP) hors intervalle. (inconnu(e)) illégal *type d’opérande inconnu : %d* *inconnu(e)* <opérateur CRC invalide> .<mauvais> décalage de 21 bits hors intervalle L’adressage 64 bits est désactivé <mauvais> <code de fonction %d> <instruction illégale> <numéro de registre illégal> <erreur interne du désassembleur> <erreur interne dans la table des opcodes : %s %s> <numéro de registre CC-reg invalide> <branche invalide> <numéro de registre cacheop invalide> <action cmd invalide %d:%d:%d>[] <cible cmd invalide %d:%d:%d>[ <code conditionnel invalide> <drapeau invalide> <numéro de registre float-CC-reg invalide> <taille de l'opérateur invalide> <numéro de registre prefop invalide> <numéro de registre reg invalide> <numéro de registre invalide> <numéro de registre s-reg invalide> <taille invalide> <numéro de registre v-reg invalide> <instruction_invalide> <registre %d inconnu> ABANDONNER : opérande inconnu Adresse 0x%llx hors intervalle. Adresse 0x%lx hors intervalle. Erreur rencontrée pendant la génération des opérations d'instruction étendue Considérer tous les insns comme des index insns Tentative de repérage d’un index de bit de 0 La valeur de BO n'implique aucun indice de branche, lors de l'utilisation du modificateur + ou - Expression immédiate erronée Registre erroné dans un post-incrément Registre erroné dans un pré-incrément Nom de registre érroné Grooos problème dans parse_imm16 ! Bits pour indexer les registres généraux hors intervalle (0-15) Adresse d’octet requise - doit être paire. Désassemble les noms de « registre » Désassemble en mode architecture ESA Désassemble en mode z/Architecture Désassembler uniquement en instructions canoniques. Incompréhensible : 0x%x Activer les extensions CDE pour l'espace N de coprocesseur Impose l'architecture désignée lors du décodage. Echec de traitement de la section %u Erreur : lecture depuis la mémoire échouée Examiner l’étiquette précédente pour déterminer le type d’insns Le fichier a une section ME-Config invalide. Le fichier n'a pas de section ME-Config. parité GPR illégale Hummmm 0x%x Valeur immédiate hors intervalle (-128 à 127) Valeur immédiate hors intervalle (-32768 à 32767) Valeur immédiate hors intervalle (-512 à 511) Valeur immédiate hors intervalle (-7 à 8) Valeur immédiate hors intervalle (-8 à 7) Valeur immédiate hors intervalle (0 à 65535) Option NFP non valable : %s Indicateur de taille invalide le registre LP_COUNT ne peut pas être utilisé comme registre de destination Conflit d’étiquette avec « Rx » Conflits d’étiquette avec le nom de registre Nommer les globals bien connus Aucune de repositionnement pour une petite valeur immédiate N’est pas une adresse de type PC. Seuls $sp ou $15 sont autorisés avec cet opcode Seuls $tp ou $13 sont autorisés avec cet opcode L’opérande n’est pas un symbole Opérande hors intervalle. Doit être compris entre -32768 et 32767. Veuillez rapporter ce bogue Afficher les noms des registres CP0 et HWR selon l’architecture spécifiée. Afficher les noms des registres CP0 selon l’architecture spécifiée. Par défaut : à partir du binaire désassemblé. Afficher les noms FPR selon l’ABI spécifiée. Par défaut : numérique. Afficher les noms GPR et FPR selon l’ABI spécifiée. Afficher les noms GPR selon l’ABI spécifiée. Par défaut : à partir du binaire désassemblé. Afficher les noms HWR selon l’architecture spécifiée. Par défaut : à partir du binaire désassemblé. Affiche la description des instructions comme commentaires Affiche le nom des registres numériques, au lieu de leur nom ABI. Afficher le CSR selon la spécification de privilège choisie. Affiche les instructions inconnues suivant la longueur de leur deux premiers bits Reconaissance des instructions DSP. Reconnaissance des instructions FPU QuarkSE-EM. Reconaissance des instructions FPX DP. Reconaissance des instructions FPX SP. Reconaissance des instructions MSA. Reconaissance des instructions NPS400. Reconnaissance des instructions FPU double assist. Reconnaissance des instructions FPU double précision. Reconnaissance des instructions FPU simple précision. Reconnaissance du jeu d'instructions Global INValidate (GINV) ASE. Reconnaissance du jeu d'instructions Loongson Content Address Memory (CAM). Reconnaissance du jeu d'instructions Loongson EXTensions (EXT). Reconnaissance du jeu d'instructions Loongson EXTensions R2 (EXT2). Reconnaissance du jeu d'instructions Loongson MultiMedia extensions Instructions (MMI) ASE. Reconnaissance des instructions ASE d'adressage physique étendu (XPA). Reconnaissance des instructions de vectorisation ASE. Liste de registres invalide Le numéro de registre doit être compris entre r0 et r7 Le numéro de registre doit être compris entre r8 et r15 Numéro de registre invalide SR/SelID hors intervalle instruction compatible "movprfx" SVE attendue instruction SVE attendue après "movprfx" SelID hors intervalle Sélectionner les noms de registres bruts Sélectionner les noms de registres utilisés par GCC Sélectionner les noms de registres utilisés dans la documentation ISA pour ARM Sélectionner les noms de registres utilisés par APCS Sélectionner les noms de registres utilisés par ATPCS Sélectionner les noms de registres spéciaux utilisés par ATPCS Le petit opérande n’était pas un nombre immédiat Numéro de registre spécial hors intervalle Erreur de syntaxe : pas de « ) » en suffixe La section ME-Config est corrompue. Les options suivantes spécifiques au désassemblage WebAssembly sont prises en charge avec l’utilisation de l’option -M : L’opérande de l’opérateur % n’est pas un symbole UIMM = 00000 est illégal. UIMM values >15 est illégal. UIMM values >7 est illégal. Erreur %d inconnue Utiliser les formes d'instructions caniniques. Utilise seulement la notation héxadécimale pour l'affichage. VSR chevauche l'opérande ACC Valeur mal alignée La valeur de l’opérande A doit être 0 ou 1 mot clef W invalide dans le slot de l’opérande FR. registre W attendu Avertissement : désassembleur inutilisable — pas assez de données disponibles Avertissement : non valable comme instruction à 2 opérandes Avertissement : non valable comme instruction d’émulation Avertissement : détection d’utilisation réservée de bits A/L et B/W Avertissement : mode d’adressage CALLA inconnu intervalle de valeur acceptées -1 à 6 registre d’adresse dans la plage de chargement cache writeback d'adresses attendu assertion échouée %s : %d tentative d’initialisation du bit 'at' lors de l’utilisation du modificateur + ou - tentative d’initialisation du bit y lors de l’utilisation du modificateur + ou - Cas erroné %d (%s) dans %s : %d instruction « %.50s » erronée instruction « %.50s… » erronée bit,base hors intervalle bit,base hors intervalle pour un symbole opérande de branchement non aligné branchement avec un décalage impair valeur de branchement hors intervalle et avec un décalage impair valeur de branchement hors intervalle l'index d'un octet doit être un multiple de 8 repositionnement d’octet indisponible impossible d’utiliser le registre de destination de nombre impair impossible d’utiliser le registre source de nombre impair le coprocesseur CDE n'est pas entre 0 et 7 : %s cgen_parse_address a retourné un symbole. Symbole requis. coproc doit avoir un argument : %s l'argument coprocN prend les options « generic », « cde », ou « CDE » : %s le registre de destination diffère de celui de l'instruction précédente valeur de déplacement non alignée La valeur de déplacement hors intervalle et non alignée valeur de déplacement hors intervalle valeur immédiate dsp:16 hors intervalle valeur immédiate dsp:20 hors intervalle valeur immédiate dsp:24 hors intervalle valeur immédiate dsp:8 hors intervalle attend « %s » après « %s » plage de quatres décalages attendue plage de deux décalages attendue registre de sélection dans la plage w12-w15 attendu registre de sélection dans la plage w8-w11 attendu un seul décalage attendu au lieu d'une plage adresse relative GOT attendue : got(symbole) adresse relative GOT attendue : gotoffhi16(symbole) adresse relative GOT attendue : gotofflo16(symbole) adresse relative GP attendue : gp(symbole) opérateur étendu attendu registre externe le premier registre du rang devrait être r13 valeur immédiate en virgule flottante attendue la valeur en virgule doit être 0,0 ou 1,0 la valeur en virgule doit être 0,5 ou 1,0 la valeur en virgule doit être 0,5 ou 2,0 valeur d’opérande L illégale paramètre INDEX MEP « %x » illégal dans le champ e_flags de l'en-tête ELF valeur d’opérande PL illégale valeur d’opérande WC illégale masque de bits illégal id illégal (%d) valeur immédiate illégale usage illégal des parenthèses imm10 hors intervalle valeur immédiate imm:6 hors intervalle valeur immédiate hors de l’intervalle 0-7 valeur immédiate hors de l’intervalle 1-2 valeur immédiate hors de l’intervalle 1-8 valeur immédiate hors de l’intervalle 2-9 décalage immédiat valeur immédiate hors intervalle valeur immédiate trop grande pour la taille de l’élément valeur immédiate La valeur immédiate ne doit pas être un registre valeur immédiate hors intervalle valeur immédiate hors intervalle valeur immédiate égale à zéro attendue valeur d’opérande L incompatible registre d’index dans la plage de chargement registre d’index xzr non autorisé l'instruction ouvre une nouvelle séquence de dépendance sans mettre fin à la précédente données insuffisantes pour décoder l'instruction erreur interne du désassembleur erreur interne : unité d'instruction erronée erreur interne : code majeur erroné erreur interne : sparc-opcode.h erroné : « %s » == « %s » erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx erreur interne : vliw->next_slota une mauvaise valeur erreur interne : description d'opcode cassée pour : « %s %s » erreur interne : cris_cgen_cpu_open : boutisme non défini erreur interne : cris_cgen_cpu_open : argument %d non pris en charge erreur interne : cris_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : pas de méthode connue pour analyser les résultats erreur interne : epiphany_cgen_cpu_open : boutisme non défini erreur interne : epiphany_cgen_cpu_open : argument « %d » non pris en charge erreur interne : epiphany_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : fr30_cgen_cpu_open : boutisme non défini erreur interne : fr30_cgen_cpu_open : argument « %d » non pris en charge erreur interne : fr30_cgen_rebuild_tables : confit de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : frv_cgen_cpu_open : boutisme non défini erreur interne : frv_cgen_cpu_open : argument « %d » non pris en charge erreur interne : frv_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : immediate() appelée avec un nombre d'octets invalide (%d) erreur interne : ip2k_cgen_cpu_open : boutisme non défini erreur interne : ip2k_cgen_cpu_open : argument « %d » non pris en charge erreur interne : ip2k_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : iq2000_cgen_cpu_open : boutisme non défini erreur interne : iq2000_cgen_cpu_open : argument « %d » non pris en charge erreur interne : iq2000_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : lm32_cgen_cpu_open : boutisme non défini erreur interne : lm32_cgen_cpu_open : argument « %d » non pris en charge erreur interne : lm32_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : m32c_cgen_cpu_open : boutisme non défini erreur interne : m32c_cgen_cpu_open : argument « %d » non pris en charge erreur interne : m32c_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : m32r_cgen_cpu_open : boutisme non défini erreur interne : m32r_cgen_cpu_open : argument « %d » non pris en charge erreur interne : m32r_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : mep_cgen_cpu_open : boutisme non défini erreur interne : mep_cgen_cpu_open : argument « %d » non pris en charge erreur interne : mep_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : mt_cgen_cpu_open : boutisme non défini erreur interne : mt_cgen_cpu_open : argument « %d » non pris en charge erreur interne : mt_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : or1k_cgen_cpu_open : boutisme non défini erreur interne : or1k_cgen_cpu_open : argument « %d » non pris en charge erreur interne : or1k_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » erreur interne : ressource matérielle inconnue erreur interne : opérande « %s » inconnu erreur interne : champ %d inconnu lors de la construction d’instruction erreur interne : champ %d inconnu lors du décodage d’instruction. erreur interne : champ %d inconnu lors de l’obtention d’un opérande int. ereur interne : champ %d inconnu lors de l’obtention d’un opérande vma. erreur interne : Champ %d inconnu lors de l’analyse erreur interne : champ %d inconnu lors de l’affichage d’instruction. erreur interne : champ %d inconnu lors de l’initialisation d’un opérande int. errer interne : champ %d inconnu lors de l’initialisation d’un opérande vma. erreur interne : xstormy16_cgen_cpu_open : boutisme non défini erreur interne : xstormy16_cgen_cpu_open : argument « %d » non pris en charge erreur interne : xstormy16_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : « %d » vs. « %d » repositionnement interne de type invalide interne : code non débogué (test manquant) : %s : %d %function() invalide à cette position numéro Ddd invalide opérateur R invalide numéro TH invalide type d’adresse incorrecte pour l’opérande mode d’adressage incorrecte arithmetique immédiate invalide numéro bat invalide option conditionnelle invalide constante invalide accès compteur invalide opérateur étendu ou de décalage invalide Immediat incorrecte, devrait être 1, 2 ou 4 longueur d'incrément invalide champ de masque invalide masque mfcr invalide offset invalide décalage invalide : doit être dans l'intervalle [-512, -8] et un multiple de 8 opérande invalide. Type doit être 0, 1 ou 2 seulement. position incorrecte, devrait être 0, 16, 32, 48 ou 64. position incorrecte, devrait être 0, 8, 16 ou 24 position incorrecte, devrait être 16, 32, 64 ou 128. position incorrecte, devrait être 0, 4, 8… 124. longueur de post-incrément invalide registre invalide registre invalide pour l’ajustement de la pile nom de registre invalide numéro de registre invalide, devrait être blink numéro de registre invalide, devrait être fp numéro de registre invalide, devrait être pcl décalage de registre invalide opérande de registre invalide lors de la mise à jour valeur immédiate répliquée MOV incorrecte longueur de décalage invalide opérateur de décalage invalide taille incorrecte, doit être dans l’intervalle 1 à 64. taille incorrecte, devrait être 1, 2, 4 ou 8 taille incorrecte, devrait être numéro de registre spécial invalide numéro tbr invalide valeur immédiate invalide pour les valeurs immédiates CMEM ld/st valeur immédiate invalide saut indicé non aligné rebut en fin de ligne le dernier registre du rang ne correspond pas prédiction de fusion attendue en raison de l'instruction précédente "movprfx" spécification de privilèges incohérente %s=%s, l'attribut de privilège elf est %s « ) » manquante « ] » manquant opérateur étendu manquant mnémonique manquante dans la chaîne de syntaxe registre manquant multiplicateur valeur immédiate négative interdite décalage négatif ou non aligné attendu longueur de décalage interdite pour les constantes 8 bits couple r0l/r0h invalide format de décalage (IP) invalide L’opérande n’est pas zéro opérande hors intervalle (%ld n’est pas entre %ld et %ld) opérande hors intervalle (%ld n’est pas entre %ld et %lu) opérande hors intervalle (%lu n’est pas entre %lu et %lu) opérande hors intervalle (0x%lx n’est pas entre 0 et 0x%lx) opérande hors intervalle (pas entre 1 et 255) mémoire saturée registre de sortie de l'instruction précédente "movprfx" attendu comme sortie registre de sortie de l'instruction précédente "movprfx" non utilisé par l'instruction courante registre de sortie de l'instruction précédente "movprfx" utilisé comme entrée parse_addr16 : opindex invalide. L’opérande de l’opérateur % n’est pas un symbole valeur de position hors intervalle registre prédit différent de celui de l'instruction précédente "movprfx" instuction prédite attendue après "movprfx" la précédente séquence "movprfx" n'est pas terminée lecture depuis un registre en lecture / écriture Un registre paire doit être continu Un registre paire doit commencer par un même registre le registre R30 est un indicateur de limm index d’élément de registre le registre doit être BLINK le registre doit être GP le registre doit être ILINK1 le registre doit être ILINK2 le registre doit être PCL le registre doit être R0 le registre doit être R1 le registre doit être R2 le registre doit être R3 le registre doit être SP le registre doit être dans la plage r0-r3 ou r12-r15 nom de registre utilisé comme valeur immédiate numéro de registre Le numéro de registre doit être pair registre hors intervalle taille de registre incompatible avec l'instruction précédente "movprfx" registre source déplacé dans une valeur immédiate registre indisponible pour les instructions courtes repositionnement invalide du magasin rotation attendue de 0, 90, 180 ou 270 rotation attendue de 90 ou 270 le second registre de la pair devrait être xzr si le premier est xzr longueur du décalage la longueur de décalage doit être 0 ou 12 longueur de décalage attendue de 0 ou 16 longueur de décalage attendu de 0 ou 8 la longueur de décalage doit être un multiple de 16 décalage interdit opérateur de décalage attendu le registre de taille diffère de celui de l'instruction précédente les opérandes des registres source et cible doivent être différents le registre source diffèr de celui de l'instruction précédente le registre spécifié ne peut pas être lu depuis le registre spécifié ne peut pas être écrit vers registre de pointeur de pile attendu registre de démarrage hors intervalle le décalage de démarrage n'est pas un multiple de 2 le décalage de démarrage doit être un multiple de 4 erreur de syntaxe (caractère « %c » attendu, « %c » trouvé) erreur de syntaxe (caractère « %c » attendu, fin de l’instruction trouvée) la forme index-registre de PRFM n'accepte pas des opcodes dans la plage 24-31 les opérandes des trois registres doivent être distincts les uns des autres « %s » doit être immédiatement précédé de « %s » indéfini(e) cache writeback d’adresses inattendu inconnu(e) inconnu 0x%02lx inconnu 0x%04lx version %u de CPU BPF inconnue option S/390 du désassembleur inconnue : %s contrainte « %c » inconnue décalage d’opérande inconnu : %x spécification de privilège inconnue définie par %s=%s registre inconnu : %d option CPU du désassembleur inconnue : %s option du désassembleur inconnue : %s jeu de registres inconnu : %s option du désassembleur inconnue avec '=' : %s option du désassembleur inconnue : %s forme d’instruction inconnue instruction inconnue la valeur doit être un multiple de 16 la valeur doit être dans l’intervalle 0 à 240 la valeur doit être dans l’intervalle 0 à 28 la valeur doit être dans l’intervalle 0 à 31 la valeur doit être dans l’intervalle 1 à la valeur doit être une puissance de 2 valeur hors de l’intervalle 1 à 256 vector5 hors intervalle vector8 hors intervalle avertissement : l'option inconnue -M%s est ignorée valeur de largeur hors intervalle écriture depuis un registre en lecture / écriture PRIx64 Address 0x% is out of bounds. Adresse 0x% hors intervalle.