D7net
Home
Console
Upload
information
Create File
Create Folder
About
Tools
blackhat.pw
:
/
kunden
/
kunden
/
usr
/
share
/
locale
/
fr
/
LC_MESSAGES
/
Filename :
gas.mo
back
Copy
�� F 0 `� � �4 �� � t� � 5 � #� 7� K� f� h� v� $ |� �� �� ˢ � �� ( � 8� d G� t �� v !� �� �� ? �� C �� P <� C �� P Ѭ > "� ? a� / �� 6 ѭ K � T T� 5 �� G ߮ E '� $ m� 0 �� 3 ï & �� F � e� K �� . ΰ 1 �� 1 /� 2 a� ; �� R б % #� 6 I� @ �� �� в ֲ � 6 � : >� N y� C ȳ z � [ �� ; � W � M w� B ŵ " � P +� |� C �� 3 ݶ 8 � 1 J� B |� Q �� A � Y S� * �� B ظ ? � H [� " �� 5 ǹ > �� � <� � Ժ t e� � ڻ v �� � ?� ]� 4 q� s �� � 7 0� 3 h� * �� 3 Ǿ �� " � 9� T� ^� 0 j� % �� �� x ؿ $ Q� ) v� 8 �� ? � \ � I v� : �� $ �� u � E �� [ �� K 8� 7 �� 7 �� L �� O A� B �� 2 �� ? � = G� � �� 0 � ; :� @ v� 6 �� 3 �� > "� I a� A �� ; �� O )� ' y� F �� = �� D &� C k� A �� " �� [ � � p� } A� > �� [ �� , Z� K �� > �� H � ; [� " �� A �� @ �� D =� j �� 0 �� 3 � 9 R� 3 �� @ �� L � < N� K �� / �� � � �� H �� E �� E 7� P }� F �� . � ? D� ] �� � �� A q� �� � �� @ e� m �� y � � �� ? v� � �� : H� ) �� E �� k �� D _� : �� : �� 4 � � O� 3 �� 4 � < P� d �� . �� * !� > L� # �� V �� k � 4 r� # �� , �� , �� � %� � �� � x� < %� 6 b� � �� $ ;� E `� 0 �� X �� 9 0� 2 j� 3 �� 5 �� 1 � 9� F Z� A �� b �� � F� q �� 6 L� 9 �� �� - �� / � B 5� 5 x� �� < �� �� + � 8� # G� % k� �� @ �� 4 �� 2 � ^ H� | �� B $� � g� � �� G |� V �� . � , J� w� M �� , �� F � � Y� Y 4� d �� B �� V 6� d �� �� & � ; 1� � m� l ?� = �� > � ? )� ? i� A �� 1 � A � * _� � �� E 3� G y� �� D � � "� D � O � | [� � H �� B� L a� Q �� , � � -� B �� ? �� " 6� < Y� N �� B � 8 (� " a� " �� H �� O � @� e J 1 � � � $ � % ! = & _ % � 6 � # � % % - % S % y ( � % � # � # 6 * F � q 2 3 P 1 � " � 2 � ' 4 S k � 4 � � � � $ ' , & T ( { ' � 0 � ) � " ' ) J - t 1 � 7 � % + 2 . ^ � � � � � . ! > ` } � � � ( � * � ( ' P & j 8 � # � � ( " H / k 1 � . � 0 � 3 - 9 a 6 � # � J � J A " � 1 � 7 � 8 R # a " � 1 � � ( � # 5 % U 3 { � ` � ` $ & � � � � > G M I � 1 � 5 , 1 b 3 � 5 � 8 � N 7 X � 7 � 8 * P 0 { ' � ! � D � ; H ! U w 1 � + � � � B = N � D � � # C > c � " � ! � � " 5 J k % � � , � � ! % 1 W a B i � � E � + B I � ( � 1 � " & 7 E 4 } , � � ' � . ' @ V # � " � � � / � % � ; 3 & o @ � � � � b! Z# ' {# e �# 7 $ / A$ / q$ W �$ 6 �& 6 0' 6 g' 6 �' 6 �' 6 ( e C( d �( > ) � M) M �) 6 3* : j* 2 �* J �* 1 #+ B U+ X �+ ? �+ M 1, L , 2 �, > �, M >- 6 �- G �- M . W Y. W �. F / 4 P/ > �/ E �/ H 0 J S0 G �0 G �0 5 .1 d1 2 �1 + �1 � �1 � �5 � 6 : �6 9 �6 @ 7 r I7 : �7 9 �7 O 18 g �: � �: W �> & �> ; #? U _? A �? a �? " Y@ � |@ � A � �A � )B M �B 9 C d XC ' �C ` �C M FD J �D I �D F )E ) pE , �E 7 �E B �E 9 BF @ |F 0 �F M �F ? <G ? |G > �G X �G > TH > �H > �H > I W PI > �I M �I 8 5J : nJ ; �J > �J B $K d gK 9 �K 2 L D 9L F ~L J �L ) M 7 :M e rM E �M K N � jN $ �N J O ? `O �O �O �O " �O " �O ) P GP $ ]P " �P �P # �P 6 �P " Q 3 9Q mQ �Q / �Q 2 �Q R R = 4R rR & �R �R 0 �R 3 S 4 =S 2 rS " �S $ �S 2 �S 3 T TT fT yT 3 �T 6 �T K U C LU , �U - �U . �U 1 V . LV 2 {V 1 �V ) �V 1 W 0 <W 7 mW 4 �W 0 �W # X /X PX - gX . �X 3 �X 2 �X 4 +Y 3 `Y �Y �Y �Y ( �Y / Z # EZ 1 iZ 2 �Z 2 �Z $ [ &[ & ?[ ' f[ ' �[ �[ 5 �[ \ )\ * G\ 6 r\ # �\ # �\ �\ ] $ )] ! N] " p] �] ' �] �] �] - �] *^ C^ ! Z^ |^ �^ . �^ + �^ ; _ " A_ d_ �_ ! �_ , �_ 8 �_ 6 ` 1 V` 4 �` * �` �` �` + a ? <a 9 |a * �a * �a b $b =b Yb vb �b . �b * �b c + !c ' Mc uc / �c �c $ �c , d # 4d Xd 7 vd 1 �d 0 �d 6 e He be . ve 1 �e 4 �e 3 f @f _f zf �f 7 �f 5 �f 4 g ( Sg $ |g % �g 3 �g 3 �g - /h ) ]h �h E �h & �h i $i 4 <i 9 qi 6 �i 4 �i 3 j Kj ij �j �j + �j 5 �j 4 k 7 Ek 3 }k ' �k �k �k : l & Nl A ul �l 4 �l 3 m / ?m 7 om ( �m ) �m �m 1 n 0 Fn wn / �n �n 1 �n A o 0 Oo & �o �o # �o �o �o ' p 4p Kp 8 hp # �p �p ! �p �p q % ;q 5 aq ! �q D �q �q r ;r ' Qr ' yr , �r > �r ) s ! 7s ' Ys 8 �s ' �s % �s + t 4t Rt ot �t �t + �t �t u u +u @u au |u & �u �u " �u v #v >v 8 Zv ) �v ) �v $ �v " w ) /w Yw ) tw # �w ) �w ' �w M x - bx �x | �x 3 y R Gy ( �y 5 �y 5 �y � /z �z �z { 7 { F{ ( P{ % y{ �{ 7 �{ % �{ * | * I| 4 t| * �| . �| . } 4 2} . g} / �} . �} . �} # $~ H~ & e~ , �~ ' �~ 4 �~ ' % > 6 d 5 � O � / !� 4 Q� 0 �� 2 �� % � � $� 9� 3 =� % q� + �� Á � �� � � # �� D և 8 � % T� . z� 4 �� 1 ވ i � C z� �� $ ۉ E � D F� & �� �� ъ � � .� ! O� Z q� 7 ̌ E � 7 J� 7 �� ! �� ܍ 6 �� ( /� ; X� �� �� ! Î " � ( � * 1� . \� % �� ! �� 6 ӏ 1 � <� ' D� C l� e �� 0 � G� \� x� ! �� ' �� � �� � 7� K� a� v� �� �� ʓ � A �� 9� O� " m� % �� �� # Д 5 � *� ( 6� ) _� �� �� ! �� � � � � :� ! V� x� �� �� Ė Ӗ 0 ܖ � )� : I� �� > �� ' ٗ � � + 0� - \� # �� �� ) ʘ � 9 � G� a� s� $ �� �� $ �� 4 ߙ $ � + 9� ! e� �� 3 �� ; ܚ 3 � ; L� / �� �� ! Л 4 � '� - G� ) u� = �� ! ݜ �� 1 � ( O� : x� �� 3 ҝ : � = A� - � 3 �� # � & � & ,� S� j� �� �� , �� ݟ " �� !� " =� ; `� �� �� ޠ 2 �� 6 2� i� % }� - �� $ ѡ # �� * � 1 E� 2 w� 0 �� 5 ۢ � (� 3 @� 2 t� �� �� ! ƣ - � $ � ! ;� ]� E ~� - Ĥ F � M 9� . �� - �� 1 � = � 2 T� 2 �� & �� ' � / � ? 9� B y� 0 �� W � ! E� g� - u� % �� % ɩ � � �� T �� � % )� % O� ) u� C �� # � ! � )� I� & g� �� 9 �� ' � 4 � O A� �� ' �� $ ҭ " �� � 9 7� " q� ( �� �� ۮ � = � B I� �� ' �� į د �� � 0� # 8� \� 1 {� �� 5 Ͱ 3 � 7� D� Q� ^� k� " x� �� �� Ա 7 �� -� K� b� � �� �� �� ز � % � . .� ]� ( y� ) �� / ̳ �� ' � 0 >� * o� �� 6 �� � * �� %� # 8� + \� �� . �� ϵ � # � , � # B� f� ' u� % �� * ö � % �� ! "� % D� j� ? �� ( ķ # � ) � 3 ;� + o� < �� 4 ظ % � + 3� : _� : �� ? չ + � 3 A� 7 u� 8 �� % � - � ( :� < c� �� 1 �� � 3 � % A� g� < �� �� ̾ h � $ T� * y� �� 3 �� � � &� 4 B� w� $ �� �� � � + � ) <� , f� @ �� . � " � + &� $ R� ) w� � �� $ {� { �� ` � l }� . �� / � $ I� ' n� * �� . �� * �� � ? :� ) z� �� �� 7 �� 1 � 9 B� + |� �� 7 �� . �� ,� E� d� u� # �� �� @ �� O �� / N� 3 ~� / �� 6 �� = � O W� J �� > �� * 1� 6 \� , �� , �� ) �� * � 2 B� ) u� & �� + �� 1 �� . $� < S� �� > �� 0 �� * !� 6 L� �� 2 �� ( �� / �� 1 -� 0 _� 0 �� ' �� 0 �� ' � . B� 0 q� # �� + �� 2 �� %� A� _� � 5 �� 7 �� � " *� M� 1 c� ; �� �� F �� 9� 0 R� 3 �� 4 �� 2 �� ] � + }� �� - �� 1 �� ; � : L� # �� + �� - �� + � - 1� # _� � �� � "� ) � 4 /� d� R �� ( �� B �� . A� . p� A �� 5 �� , � . D� s s� k �� + S� � �� + �� / �� 1 � A� W� I q� �� 0 �� � 2 ,� 7 _� , �� 0 �� F �� ) <� % f� ' �� ( �� * �� ( � . 1� & `� ! �� 3 �� < �� " � =� X� w� �� �� �� �� # �� � 7� # T� $ x� " �� & �� % �� " � 0� Q� p� & �� & �� �� & �� !� =� U� ( l� # �� # �� # �� � ! � A� b� $ �� % �� ( �� & �� " � ?� / ^� / �� = �� �� � * ,� W� p� " �� �� �� & �� ( � 6� T� u� / �� / �� �� � 0 /� `� w� �� ( �� �� �� � � !� =� 1 U� �� �� # �� 1 �� 6 � N� _� s� �� �� = �� � "� " @� ! c� ! �� ! �� ! �� + �� ( � , @� + m� + �� 8 �� ! �� " � ! C� e� �� �� $ �� * �� + �� 8 +� d� }� �� % �� * �� 1 � - =� ' k� 3 �� ( �� �� % � @ 1� r� �� ; �� �� �� & �� 2 $� 6 W� - �� �� & �� �� � * 1� 7 \� 8 �� 9 �� 9 � 2 A� ' t� ' �� � & � 3 �� 2 -� H `� �� " � ( � � � �� $ � % >� � d� " � 0 � # A� $ e� �� 2 �� � �� . � � B� ( #� ! L� n� . �� �� 9 � �� � %� 7� A� U� p� $ �� �� " �� � � + 7 / c " � * � � 7 9 V i � � 2 � � 2 � < 1 n � 7 � 6 � - 5 B 6 x $ � � � E � ; ; Y Y � b � , R % 5 � � � / � % / 1 U � � � � � ' � ! % 4 G | � ! � � � � ) ! K Z x ! � � ! � 3 � # $ H \ v � � ' � # � � , B 9 | ! � & � 2 � 1 7 2 i 1 � : � # + - & Y ' � % � ' � % � 9 $ V { = � A � B B ] � & � $ � . � - + Y ) y ' � & � % � 8 ( I # r $ � " � # � 1 R ) l * � 5 � $ � < 0 Y ) � ( � * � . . 7 , f � � � N V , � + � ? � ) > h � D � 9 � ( b F � . � 0 � 0 ) % Z � , � 1 � - � - - / [ R � � � 9 z 2 � 4 � * @ " X { ? � A � + ! 0 B! , s! , �! �! * �! " $ &" * K" v" �" 2 �" �" �" 7 # 6 H# < # ' �# �# $ $ !$ 1$ 7$ T$ � ^$ A ( ! N( $ p( $ �( - �( �( ) ) 8) ! L) 1 n) �) 1 �) 7 �) (* ; ?* {* " �* # �* ! �* ? + 8 A+ 9 z+ �+ D �+ , , 0 D, 5 u, �, �, �, 2 - ' <- d- 2 w- " �- 7 �- % . +. D. � e. / 2 " 02 ! S2 # u2 " �2 ( �2 �2 ' 3 . +3 * Z3 �3 , �3 . �3 �3 � 4 - 6 ) ;6 2 e6 �6 �6 7 �6 7 7 ) ;7 e7 �7 �7 ; �7 : �7 9 '8 - a8 $ �8 6 �8 E �8 2 19 , d9 4 �9 C �9 4 : C ?: A �: , �: + �: a ; % �; 0 �; ) �; ' < 5 )< $ _< - �< - �< �< 3 �< A 2= ) t= 6 �= 0 �= > > - 1> _> }> . �> �> �> 0 �> ! ,? + N? z? �? �? - �? . �? > @ = S@ > �@ D �@ ! A ) 7A / aA % �A �A �A �A * B 1B / CB 3 sB ' �B �B ( �B ( C % >C % dC ' �C C �C 2 �C e )D 1 �D 7 �D �D 4 E % NE 8 tE O �E 4 �E 7 2F ] jF - �F $ �F , G � HG % �G , H 1 BH 7 tH - �H > �H + I 1 EI ( wI 5 �I 4 �I J 0 *J [J vJ �J ! �J �J ' �J K K 4K NK mK 4 �K �K $ �K 4 L 3 9L 3 mL T �L ( �L / M < OM / �M 4 �M ' �M N 2 6N + iN ) �N ) �N , �N , O 5 CO % yO $ �O 0 �O " �O P 0 2P " cP & �P 1 �P 6 �P , Q CQ % XQ ~Q �Q ! �Q �Q �Q R R 4R MR fR }R �R �R �R * �R ! �R S % 1S 1 WS �S �S ! �S / �S T .T NT ( cT �T �T ! �T # �T " �T ! U 5U OU . jU �U �U �U �U % V 7V ) TV ~V �V �V �V 3 �V " $W GW bW 3 �W & �W & �W 8 X $ >X cX }X " �X ) �X " �X * Y 5Y & OY vY �Y ) �Y �Y # �Y Z 8Z NZ iZ - Z 0 �Z # �Z 4 [ 7[ W[ e t[ & �[ S \ J U\ �\ 5 �\ 2 �\ 2 &] 1 Y] 7 �] = �] @ ^ @ B^ �^ �^ f �^ _ 0 :_ & k_ - �_ 2 �_ ; �_ /` + L` 2 x` ! �` �` � �` �a % �a �a + b - .b 9 \b 8 �b 2 �b 1 c 1 4c / fc . �c �c < �c d % ?d & ed & �d �d & �d �d $ e ;e Ve pe �e �e i �e k )f ; �f �f e �f ] Ag e �g 3 h 3 9h 4 mh 4 �h 5 �h 5 i 7 Ci - {i . �i 5 �i j ( /j Xj nj �j �j ; �j ( k ) +k - Uk $ �k 6 �k . �k l *l E ?l ) �l , �l �l * �l * m � Dm 7 �m 4 !n Vn wn & �n ' �n # �n o #o ( Bo ko �o / �o + �o 3 p 3 8p - lp " �p �p �p �p " q 1q Oq pq �q $ �q �q ! �q > r $ Mr rr �r , �r % �r s & s ' Fs ' ns & �s �s : �s % t * 7t 3 bt �t �t ; �t * �t 2 )u & \u + �u �u �u �u % �u v !v @v `v v ) �v 6 �v �v w $ =w - bw ( �w I �w 3 x ' 7x / _x �x + �x * �x y : y # Ky oy : �y * �y % �y & z ?z Sz hz ~z �z �z / �z �z ) { 2{ R{ p{ & |{ " �{ �{ �{ �{ | ;| f V| �| �| �| A } " _} �} / �} < �} ~ %~ @ E~ M �~ @ �~ - 4 < b / � � � � � ?� W� r� 3 �� À ׀ - � , � ) H� L r� ! �� � - � ' /� ` W� , �� * � 4 � 0 E� . v� �� ă # � 0 � * :� e� �� * �� & ˄ 1 � / $� * T� C � # Å � �� � (� =� Q� l� � , �� 8 �� 6 �� 8 .� 6 g� 2 �� 4 ч � � .� M� # [� ! � . �� Ј � � ,� B� ! V� x� ) �� �� ։ �� � k � �� . �� 2 ϊ � � ' :� , b� * �� $ �� ߋ � � "� 2� S� q� �� 5 �� ) � = � < H� �� �� " �� & ؍ 4 �� - 4� " b� ( �� �� ͎ � �� � % (� N� j� }� �� �� �� ҏ 6 � * !� L� _� t� " �� �� ː א % �� ) � E� Y� k� �� �� �� 5 ȑ : �� : 9� ; t� ; �� / � / � 1 L� N ~� / ͓ ? �� < =� < z� : �� : � = -� < k� �� ĕ ޕ # �� � $ ;� `� * �� �� �� B Ж A � ! U� w� , �� �� ї � �� 8 � & P� 3 w� 9 �� 4 � 6 � " Q� # t� ! �� �� % ә + �� $ %� J� * ^� * �� . �� � & � $ )� > N� �� , �� ' ۛ ( � / ,� \� , {� 8 �� � �� & � ' ;� c� ) �� �� ʝ 8 � ' � ( F� + o� 3 �� Ϟ � � � &� =� U� B m� . �� ߟ 6 � \ (� $ �� �� �� Ϡ � - � 1� P� & p� ! �� �� * ڡ 1 � 7� U� g� �� 2 �� Ԣ � * �� + )� U� " u� �� # �� & ң ' �� ! !� C� ) U� - � ^ �� 7 � 7 D� ' |� * �� ϥ 4 � 7 !� ( Y� �� % �� 9 ɦ � # #� G� - h� D �� ۧ ( �� $� ) A� @ k� �� 2 ƨ " �� � 6 <� s� ! �� 3 �� 0 � 1 � F� 1 e� �� ! �� - ժ 9 � : =� / x� # �� / ̫ # �� 1 � R� * r� - �� 4 ˬ . � 5 /� / e� 0 �� * ƭ � ! � " #� F� b� # � & �� ʮ � � #� D� e� �� �� ! �� & ӯ & �� !� 7 ?� 5 w� 0 �� ް � ^ � q� * �� 4 �� ) � ) � ) E� o� % �� " �� Ӳ � � 3� R� ! o� - �� �� 3 ܳ . � ?� X� x� ( �� �� ش 8 � ) "� L� + Z� / �� / �� % � � ' #� K� ! i� �� # �� & ζ " �� ) � # B� ( f� �� �� ŷ , Է , � # .� @ R� C �� 0 0 � 0 9� j� 6 z� �� ɹ . � - (� " V� ) y� �� * �� % � � 1 � 1 M� - � + �� 2 ٻ * � < 7� / t� C �� & � � , /� , \� �� ? �� E � +� 4 J� : � = �� . �� ' '� 6 O� �� �� �� - ʿ # �� " � 8 ?� 7 x� : �� : � &� C B� # �� �� �� " � < � $ *� ( O� " x� + �� & �� �� � � +� 8� U� v� % �� �� �� �� �� � * .� - Y� �� & �� �� " �� � , � 4 K� ( �� �� �� $ �� � 2 .� - a� �� % �� �� �� �� � -� 5 @� + v� 6 �� �� % �� $ � ?� # `� 2 �� �� ! �� �� � � $ 3� X� # k� �� �� �� �� �� � � 1 .� `� m� �� �� = �� ' �� � % "� H� V� r� �� �� # �� �� �� �� � ' 6� : ^� $ �� $ �� �� 0 � ( 4� ]� & ~� �� $ �� ; �� 5 � T U� T �� ! �� 2 !� ? T� 5 �� 5 �� ( � )� E� 7 c� 0 �� ; �� : � - C� > q� 7 �� ; �� 4 $� 2 Y� K �� A �� ? � , Z� �� �� �� % �� ! �� � )� 7 H� 1 �� $ �� * �� , � " /� $ R� w� 7 �� ? �� � 4 )� $ ^� $ �� : �� * �� F � - U� �� �� �� 4 �� � � * /� Z� q� * �� �� : �� � � '� = <� : z� �� �� �� �� ( �� 0 � 1 G� " y� + �� & �� < �� 5 ,� # b� # �� + �� �� ) �� ( � ) I� s� �� 1 �� . �� � � � >� ]� F n� �� ( �� ( �� #� ) :� + d� " �� + �� �� � 1 � N� 8 n� 9 �� , �� 9 � H� \� h� t� ~� �� 4 �� 1 �� � % $� J� f� z� �� �� % �� $ �� � $ /� T� $ u� * �� �� - �� # � / 1� + a� �� + �� � �� P� $ V� * {� �� �� �� �� M � f V� t �� < 2� > o� T �� T � $ X� ' }� �� 4 �� �� 0 � 4 1� f� $ �� �� $ �� �� % �� 6 � " Q� ! t� �� + �� " �� � � & (� P O� �� % �� �� # �� � #� >� _� ~� % �� �� 7 �� 3 � / J� & z� �� �� �� / �� '� 8� Q� 1 c� 3 �� ( �� �� " � # 2� & V� }� ) �� �� ' �� � � T 0� 2 �� �� �� 1 �� @ "� A c� ) �� �� $ �� � .� = G� �� ( �� �� �� 3 � G A� 1 �� 0 �� * �� * � 3 B� & v� 3 �� ; �� � * $� $ O� . t� ' �� # �� & �� 6 � / M� }� , �� ! �� " � � ( %� ' N� v� �� % �� � � � � 9 ,� f� % w� ) �� � � ! �� � 4� U� Z� k� �� 1 �� a � ( 9� / b� �� �� � � � < $� < a� = �� % � , � # /� # S� w� . �� - � , � � >� ]� " x� ) �� � ! � . �� -� , N� % {� �� ( �� + � ( � & /� ! V� x� & �� > �� 5 �� 4� Q� 4 o� 4 �� � � ( H g � � � � ! ' = ' e & � & � " � � % 2 D ; w < � / � # > 2 b � ! � & � � ) / Y % t $ � � � 3 � 1 , 4 ^ % � % � " � % / ( 8 X 6 � @ � F # P + t 0 � 8 � 2 . = 1 l 2 � 1 � 1 . 5 6 d 9 � . � & $ % K ' q 0 � & � & � - ; F + � + � * � * ! 0 ) R 2 | 1 � * � 1 0 > 0 o ( � 1 � & � & " 4 I 5 ~ # � 6 � / ! ? # a $ � ) � � 5 � # % # I I m 4 � � B 9 L < � � " � 9 � ' / B W D � / � 1 : A ' | = � / � * ) = : g C � % � 5 ' B ( j - � / � / � 8 ! ' Z 3 � - � ) � 5 3 D 3 x 0 � 5 � 6 2 J A } 1 � � % D 3 / x > � ) � 7 > I 9 � - � � 2 @ % W " } + � = � % 0 $ M % r 1 � 3 � 2 � " 1 T & q * � - � $ � ! 3 U u � ) � ) � 5 ) @ j ( � % � ) � ! & ! E g � % � $ � � ! - ! & N! % u! ' �! " �! �! " " ;" W" 0 s" �" �" �" �" # # *# ?# \# l# �# �# �# �# ) �# + !$ J M$ # �$ 8 �$ �$ % ) % J% a% |% ) �% 1 �% & �% & " =& 2 `& �& �& �& �& �& 9 ' P' " a' ! �' 7 �' 7 �' . ( > E( > �( F �( J ) @ U) 2 �) , �) �) * 9 )* " c* �* ! �* �* �* 6 �* .+ ) A+ ) k+ ! �+ �+ ( �+ �+ , *, =, T, t, �, ; �, / �, - *- & B- i- �- # �- 1 �- �- & . ?. 1 Z. # �. �. 1 �. �. / (/ B/ " Y/ |/ �/ �/ �/ �/ , �/ &0 = 50 s0 �0 1 �0 ' �0 �0 + 1 :1 % J1 7 p1 �1 �1 A �1 2 /2 F2 ]2 < |2 " �2 �2 . �2 @ 3 " ]3 �3 # �3 , �3 3 �3 !4 =4 Z4 v4 �4 # �4 �4 % �4 5 * !5 L5 " h5 �5 # �5 - �5 �5 6 & 6 2 F6 . y6 �6 �6 �6 �6 7 & 17 X7 u7 - �7 �7 " �7 �7 8 '8 G8 ' e8 �8 " �8 ) �8 ) �8 ) !9 K9 \9 r9 �9 �9 5 �9 �9 : 3 : 3 O: �: �: �: �: �: ; ; /; F; Z; s; �; �; ! �; # �; < '< G< e< �< �< �< �< �< % �< % %= K= h= * �= �= �= �= ) > 3> K> h> �> ! �> " �> �> 4 �> $ .? " S? v? �? �? 9 �? = @ B@ \@ C v@ # �@ �@ ; �@ 8A NA . eA �A �A $ �A # �A B B "B ) ;B ) eB ) �B + �B * �B C C 9 )C cC * �C �C 9 �C & �C J $D 6 oD 0 �D $ �D �D X E sE * �E E �E : �E 5F @ JF / �F �F �F �F H G / UG B �G 7 �G ' H , (H UH & sH " �H �H V �H V 1I 5 �I L �I J 0 #J # TJ xJ �J ! �J + �J K K >K 7 \K 9 �K �K % �K L " "L & EL lL ? �L ' �L �L M !M - 3M $ aM 4 �M �M * �M �M N N 5N BN NN ZN dN qN $ �N # �N + �N O O "O ,O >O TO iO sO }O 2 �O �O �O �O �O �O # P 4P JP \P sP �P �P ' �P + �P Q *Q GQ [Q qQ �Q �Q �Q �Q �Q �Q R " R AR 6 XR �R �R �R �R �R �R " S + 0S + \S % �S . �S �S �S 3 T :T WT pT ; ~T �T �T �T �T U ) U EU UU qU �U / �U : �U " V , >V kV �V �V �V �V 4 �V " W 5W GW \W iW �W �W �W �W - �W X X %X :X GX [X , iX �X �X % �X + �X > #Y . bY �Y - �Y ! �Y " �Y 5 Z UZ tZ �Z + �Z �Z / �Z +[ - D[ r[ �[ �[ �[ �[ $ �[ \ . \ @ O\ $ �\ �\ �\ " �\ ] ] #] @] R] i] �] �] G �] �] ^ @^ T^ ( h^ $ �^ �^ # �^ �^ 3 �^ : 3_ ' n_ 4 �_ �_ ! �_ ` ( %` N` ( o` �` �` ' �` = �` N =a D �a - �a �a " b ) 7b ab ) ~b # �b �b �b c ( c Ic / ac 8 �c �c ) �c ( d & >d ed . }d * �d , �d e " "e 6 Ee 0 |e �e . �e 1 �e # ,f " Pf sf �f ( �f �f �f ) g *g Cg B Zg �g * �g �g * h # 3h 2 Wh + �h �h # �h �h i )i @i Xi xi �i �i �i �i % �i j $ :j _j �j 3 �j 6 �j # k , 0k - ]k ; �k * �k 6 �k )l ?l 2 _l ( �l ' �l + �l 1 m : Am 9 |m Z �m . n 0 @n ' qn �n �n ) �n ) �n . o / Mo % }o �o �o 9 �o J p = ip A �p > �p ; (q dq lq �q * �q �q �q 9 r 6 Er B |r ) �r . �r s 0s , Is vs - �s . �s �s ( t - 5t o ct * �t " �t !u L @u A �u D �u / v & Dv 8 kv 9 �v �v �v C w ! \w " ~w 6 �w 1 �w 8 x ! Cx " ex ! �x �x �x # �x y , y Jy `y yy �y �y % �y �y z 3 2z 1 fz �z �z �z 2 �z 5 { 8 B{ * {{ �{ �{ �{ �{ 7 | 0 ?| ) p| �| 1 �| & �| } } * ?} j} * �} 6 �} �} , �} 0 "~ S~ r~ �~ & �~ �~ �~ �~ ' �~ " @ D I � ! � ! � $ � / � F� T� 6 ]� �� �� " �� ׀ ' � ( � $ 5� 5 Z� 5 �� ) Ɓ & � % � =� - ]� - �� . �� � �� % � <� \� |� �� : �� 2 �� % *� " P� s� 5 �� ń 3 � � 4 3� ! h� �� % �� 4 Ѕ ) � ) /� & Y� " �� 4 �� * ؆ � � : ;� v� % �� & �� ! � ' � / ,� " \� 0 � , �� ݈ �� � A #� e� z� �� 0 �� ܉ � ' � <� L� j� �� ( �� % � � � -� # >� / b� �� ! �� Ƌ � $ �� % $� # J� ( n� > �� > ) � $ ?� E d� - �� . ؍ 5 � ! =� _� & |� : �� ) ގ � @ &� g� �� �� & �� % � � #� >� [� v� �� �� ) ϐ & �� � ?� Y� D x� �� ԑ ! � � 4� M� e� � �� �� - Ӓ 4 � 6� ' P� , x� ( �� 8 Γ 0 � 2 8� k� �� �� �� Д 4 � $ � >� # X� : |� & �� ޕ 8 �� ) 4� ^� v� �� �� Ė 5 ܖ � 2 '� - Z� ! �� , �� + ח � $ � / ?� 1 o� �� 0 �� 0 � � 0� M O� �� �� ՙ � , � I 0� , z� �� D �� � 1 � :� Q� j� ' �� 5 �� 3 � � # � ! A� , c� 2 �� ( Ü @ � > -� G l� 3 �� ' � � ' � ) @� J j� F �� @ �� J =� / �� 1 �� 4 � : � 6 Z� 1 �� ( à 4 � 6 !� 8 X� 4 �� 3 ơ 4 �� / /� F _� = �� # � % � & .� U� " `� 0 �� & �� " ۣ 2 �� + 1� % ]� # �� 5 �� ! ݤ + �� +� 7� Q� Z o� ʥ ' � � !� , 4� C a� % �� ˦ < � = $� b� p� ! �� ! �� ! Χ 3 � M $� r� �� �� 0 è # � - � 5 F� 4 |� 6 �� L � 1 5� G g� % �� & ժ + �� : (� C c� / �� � : � # J� n� D u� 0 �� ( � : � - O� % }� + �� ϭ ' � ' � ( :� & c� 0 �� . �� � G �� ' F� n� �� 0 �� * ү 5 �� + 3� % _� 6 �� �� $ � � 5 � . U� �� % �� ű , � + � # =� # a� - �� $ �� ) ز � ? !� ' a� �� + �� ѳ , � * � % H� 0 n� �� �� 1 Դ = � 1 D� v� ' � �� Ƶ 3 � 4 � L� % Y� % � �� �� ض , �� ) #� # M� * q� 7 �� * Է ( �� ' (� N P� + �� ˸ � D �� >� ' [� > �� 4 ¹ 9 �� 7 1� ' i� 2 �� Q ĺ [ � F r� " �� A ܻ , � - K� r y� ' � 8 � + M� F y� @ �� F � " H� # k� + �� + �� @ � 5 (� 6 ^� 4 �� ʿ % � 7 � ) H� - r� �� ; �� 5 � > � 5 W� 8 �� / � - �� 0 $� 0 U� 6 �� 2 �� ; �� ,� & M� 3 t� �� �� �� �� � * $� $ O� 3 t� 3 �� �� �� ' �� " '� # J� + n� , �� # �� �� , �� *� K� g� y� $ �� ! �� * �� � � 1 3� e� % �� �� �� �� �� � 1� F� % b� * �� # �� �� % �� , � 1 ?� : q� ! �� % �� < �� < 1� . n� �� ! �� �� �� � = )� g� * �� 7 �� �� ! � $� ' ?� g� % �� �� �� + �� ! �� / � A� % \� . �� �� �� �� �� � ! <� " ^� �� �� ! �� �� �� ! � 5 6� # l� ) �� - �� + �� + � 5 @� 4 v� % �� / �� � � '� ?� , \� + �� & �� # �� � � 3 6� 2 j� �� % �� ! �� �� + � 9� V� m� �� �� # �� 0 �� � "� ?� \� |� �� �� " �� �� �� � e &� �� �� �� F �� S � d l� �� �� �� $ � ;� P� h� �� �� $ �� �� �� � )� D� \� ! m� K �� K �� '� 9� ' H� 0 p� �� G �� � � # >� % b� ' �� �� �� �� F �� <� U� j� �� �� �� �� �� �� � " � 8� K� `� s� �� �� A �� �� ) � $ =� $ b� ! �� ' �� 2 �� � ! � =� U� t� % �� �� �� �� �� � *� G� f� �� �� �� �� �� � + � > K� 4 �� 5 �� - �� 9 #� = ]� �� 6 �� * �� � 4� U� * q� / �� �� " �� A � R� : h� �� �� . �� � #� <� Z� n� �� �� �� �� 7 �� .� I� i� �� �� �� �� �� � .� 0 L� }� 1 �� + �� ! �� � -� =� " Y� " |� % �� �� . �� " � -� K� % e� �� �� �� ) �� � #� " 7� Z� ! q� * �� �� " �� �� � 8� K� a� |� �� 3 �� ' �� ! � 1� Q� % e� �� & �� �� �� , �� +� <� N� _� q� �� �� �� �� �� �� �� �� � � %� 6� G� X� g� w� �� �� �� �� �� �� �� � � (� <� L� ]� n� �� �� �� �� �� �� �� �� � � ,� C� [� s� �� - �� �� , �� + � 0 /� 0 `� �� 2 �� 1 �� & � 6� N� j� �� �� $ �� ) �� �� ) � >� _� ! ~� ( �� ( �� ' �� , � " G� " j� , �� 3 �� , �� ( � ' D� b l� �� �� �� � <� ! ]� � - �� ^ � 8 $� 6 ]� 5 �� � � 9 � :� & J� q� P �� � 3 � H � 9 i� �� � � & �� . !� < P� 1 �� 0 �� + � A � % ^� - �� ' �� : � % � ! ;� ( ]� " �� ) �� 4 � - � 6� M� # a� F �� D � # � + 5� a� , ~� ) �� � � � � � B � + + : f � � � ' + - Y s � � � 1 � u � � � � � G # L k W � K k \ A � H : S = � T � a ! @ � ^ � \ # + � > � @ � 5 , V b = � ` � * X 9 � 9 � ; � C 3 e w - � > H J � � � $ � = � A * l Q � � > z � @ A h � Z � U F " � T � G 1 G y ; � : � K 8 Z � K � l + * � P � H Y ] " � F � F ! � h � ; � � � p � Y! " �! ! �! " ? 3" { s" �" 7 # < =# 0 z# 9 �# �# & $ ($ C$ M$ F Y$ % �$ �$ � �$ $ i% - �% ? �% J �% g G& M �& I �& $ G' � l' U �' f N( T �( @ ) G K) a �) � �) W �* > �* E + K ]+ � �+ R ;, b �, M �, X ?- O �- d �. c M/ B �/ G �/ g <0 ( �0 W �0 ? %1 ] e1 J �1 K 2 " Z2 ` }2 � �2 � �3 O <4 ` �4 7 �4 L %5 ? r5 I �5 < �5 # 96 N ]6 @ �6 V �6 x D7 2 �7 > �7 B /8 < r8 K �8 W �8 V S9 U �9 1 : � 2: ; M ; H f; H �; ^ �; T W< . �< N �= l *> � �> W +? $ �? � �? Q N@ � �@ � "A � �A K �B � �B H �E 2 &F J YF y �F P G B oG B �G ; �G � 1H W �H B 9I W |I x �I A MJ 3 �J 9 �J 1 �J u /K � �K ; -L ( iL 2 �L 4 �L � �L � �M � �N D JO 5 �O � �O > lP Q �P L �P k JQ ? �Q < �Q 5 3R H iR @ �R ) �R ] S N {S m �S � 8T u �T Z QU A �U �U 3 V = <V P zV ; �V W A W ]W / jW �W # �W % �W �W L X = NX 6 �X o �X � 3Y N �Y � Z � �Z ^ m[ q �[ 2 >\ 2 q\ �\ T �\ 6 ] V P] �] j �^ o _ L �_ b �_ � 3` �a 2 �a G b � Rb � 'c 1 �c 2 �c 3 !d 3 Ud 5 �d 2 �d 6 �d 5 )e � _e [ #f _ f �f P �f � Lg E h W Mh � �h 6i S Wi �i a �i b ,j / �j � �j P Jk V �k # �k J l q al N �l L "m " om # �m U �m � n A �n 8 �o ; $r `r er * pr 2 �r ( �r . �r 4 &s C [s * �s 4 �s 4 �s 7 4t 6 lt 4 �t 4 �t 2 u - @u nu < ~u � �u ; �v = �v ; w ) =w 6 gw 8 �w , �w $ x . )x Xx 9 xx �x �x �x �x y y . y - @y / ny . �y 7 �y 0 z ) 6z 0 `z 7 �z ; �z @ { / F{ B v{ 7 �{ $ �{ | " +| N| n| �| �| & �| �| * �| 3 } # :} ^} t} �} 4 �} , �} 0 ~ ;~ 2 \~ Q �~ 1 �~ " * 6 % a & � 5 � 7 � ? � 3 \� 6 �� < ǀ 9 � 0 >� V o� b Ɓ + )� C U� @ �� I ڂ $� . <� & k� G �� ڃ 2 � 0 � 3 I� - }� > �� � p � p t� ( � " � ! 1� # S� O w� ` dž b (� 3 �� : �� L �� = G� G �� > ͈ F � ^ S� x �� D +� H p� > �� ? �� : 8� 5 s� R �� �� � 3 � M� J `� B �� ! � � N #� e r� ) ؍ P � ! S� u� �� + �� + ǎ b � V� 7 h� 6 �� + 7 � ;� . Z� # �� 3 �� � + �� !� 3� H� W� ; g� �� �� H �� �� � Q +� 0 }� R �� � + !� 8 M� & �� " �� > Г ; � 2 K� & ~� ) �� 5 ϔ z � / �� . �� P ߕ F 0� / w� + �� J ӗ / � M N� ` �� P �� ! N� 2 p� � �� J Z� 0 �� 0 ֞ 8 � ; @� ; |� ; �� ; � ; 0� ; l� j �� i � C }� � �� g �� @ � A K� 7 �� \ Ŧ 8 "� [ [� l �� H $� T m� W ¨ 7 � > R� T �� ; � b "� r �� x �� x q� U � @ @� G �� P ɬ S � U n� R ĭ R � E j� " �� 8 Ӯ * � � 7� � Ƴ � `� I �� G D� M �� � ڵ I ^� G �� � � v ¹ P 9� x �� . � ? 2� u r� H � u 1� ) �� � � � w� � � � �� T Y� S �� j � / m� g �� S � p Y� e �� U 0� 0 �� . �� @ �� Q '� > y� B �� 8 �� g 4� F �� F �� E *� _ p� E �� E � E \� E �� \ �� C E� V �� = �� ? � J ^� B �� F �� ~ 3� \ �� 7 � M G� O �� U �� 2 ;� K n� u �� N 0� T � � �� 0 b� k �� P �� ! P� r� �� ( �� ' �� . �� ! � 7 ,� & d� ! �� % �� = �� � ; -� i� " �� 3 �� ? �� � +� C C� # �� 0 �� �� 3 �� 1 0� 2 b� > �� & �� + �� 0 '� 1 X� �� �� # �� ; �� 4 � ] J� [ �� . � , 3� C `� 9 �� 2 �� / � 5 A� * w� 1 �� 6 �� = � 8 I� > �� 0 �� 3 �� &� 5 @� ; v� H �� 9 �� H 5� 9 ~� % �� �� �� + � 5 F� ' |� / �� : �� 0 � 7 @� ' x� ; �� < �� ! � " ;� B ^� �� �� - �� J � 9 P� 9 �� �� �� 7 � - 9� . g� �� 1 �� �� �� 3 � A� `� y� �� �� 5 �� ) � E 1� ( w� �� �� 4 �� 6 � > A� = �� F �� B � > H� �� �� ? �� > �� K 5� 9 �� 6 �� �� ) � ! :� - \� �� $ �� 7 �� 3 �� 3� / P� ) �� " �� 6 �� � - "� 0 P� ( �� % �� 4 �� / � 6 5� 4 l� ' �� �� ; �� F $� H k� 9 �� " �� � )� , E� 0 r� I �� : �� 5 (� 2 ^� 4 �� 9 �� 9 � 9 :� 6 t� �� U �� * � H� c� K ~� 5 �� 1 � H 2� 9 {� ) �� ' �� " � *� < >� I {� : �� L � 0 M� + ~� �� �� ? �� 0 � H P� ! �� H �� 9 � < >� L {� 6 � 3 �� * 3� B ^� 9 �� � 8 � -� 8 D� T }� 5 � . � 7� + J� v� �� 5 �� � $ � > -� 2 l� �� ) �� � # � 2 -� H `� ) �� U � )� $ I� n� 5 �� + � 0 � G � 7 h� - �� % � 7 � % ,� % R� + x� �� � � � � - ,� Z� t� �� �� % �� � # �� 2 � + P� / |� & �� � � g 0 z 0 � * � % + - Y 4 v - � + � ( V . 4 � � � 5 @ a v + � 7 7 < � t 5 O X : e � - � 0 � ' O 1 ; � 2 � 9 � B * 9 m > � E � D , > q > � E � > 5 - t # � 0 � 6 � 1 . E ` > � 9 � W V w _ � 2 . F a 7 � 4 � 2 H \ t I x ) � 6 � ( # L a ( u ( � R � C 3 ^ < � C � C � W \ � @ ) a V � O � ( 2 ( [ � $ � ! � " � ( � 6 E ` U @ � > � 1 6 " h 8 � . � E � 9 U p # � 3 � 8 � ; ! @ ] � F � 6 ; - G S u � � / W! �! �! �! ' �! 0 " 1" * K" * v" �" �" �" $ �" & # F# a# |# P �# �# 0 $ - 5$ ' c$ �$ , �$ E �$ % H .% > w% , �% " �% 6 & =& U& p& . �& $ �& ' �& " ' $ *' O' p' �' P �' & �' " ( @ 5( v( Y �( 3 �( , ) I) = c) < �) 0 �) ( * 1 8* & j* : �* �* �* �* 6 + B+ 4 R+ A �+ ( �+ = �+ , 0, ) ], ; �, D �, ; - E D- 8 �- �- " �- 6 . . 9. < h. 8 �. T �. . 3/ * b/ F �/ F �/ G 0 & c0 K �0 S �0 ] *1 5 �1 W �1 ? 2 + V2 3 �2 �2 �2 �2 , 3 E D3 - �3 & �3 �3 2 �3 Q 24 . �4 ) �4 ' �4 C 5 E I5 �5 / �5 E �5 + "6 / N6 9 ~6 F �6 A �6 = A7 R 7 �7 �7 > 8 6 E8 |8 �8 ) �8 D �8 - 9 1 <9 " n9 N �9 ? �9 T : _ u: 2 �: 0 ; 9 9; F s; 2 �; 1 �; 0 < / P< 9 �< F �< M = 2 O= � �= + ? =? D K? 2 �? , �? � �? �@ ` �@ & )A . PA . A < �A H �A * 4B . _B - �B �B * �B % C ? -C * mC A �C l �C GD , aD ' �D . �D �D > �D >E 7 ^E # �E �E �E R �E H ?F �F . �F �F ) �F " G = 0G nG ! wG �G E �G 0 �G T -H E �H �H �H �H �H I - #I QI ) pI ) �I E �I J " )J % LJ rJ �J �J �J �J �J : �J = 9K " wK 4 �K 3 �K , L 0L 1 HL ? zL ; �L ! �L < M UM ; aM �M 2 �M : �M ' &N > NN �N �N # �N 1 �N 2 O 8O E GO / �O 9 �O �O ' P /P ; PP " �P T �P 3 Q 1 8Q 8 jQ J �Q 8 �Q M 'R D uR 3 �R : �R K )S K uS Q �S 8 T @ LT J �T K �T 1 $U 9 VU < �U I �U V B 8V = {V B �V @ �V . =W J lW Z �W " Z z 5Z C �Z = �Z 2[ @ E[ ( �[ ) �[ �[ G �[ A\ - b\ ( �\ ' �\ ) �\ : ] > F] 9 �] G �] = ^ / E^ 8 u^ A �^ 4 �^ b %_ 3 �c � �c o Hd v �d 1 /e G ae / �e 9 �e : f A Nf 7 �f - �f S �f 3 Jg ~g , �g M �g < h E Vh 2 �h �h P �h 1 ?i qi + �i �i �i * �i j U #j c yj 9 �j = k @ Uk G �k ^ �k c =l Y �l S �l . Om H ~m = �m = n : Cn < ~n F �n : o 8 =o E vo G �o E p X Jp " �p J �p ; q 7 Mq > �q % �q 8 �q ; #r D _r H �r G �r G 5s G }s G �s : t C Ht G �t ( �t 1 �t O /u u �u , �u , �u < v : Tv �v �v �v G �v K +w ( ww V �w �w 4 x 6 Ix : �x = �x T �x : Ny �y 2 �y 6 �y K �y A Fz 6 �z 9 �z D �z 7 >{ @ v{ * �{ � �{ 1 �| - �} : ~ & [~ f �~ 1 �~ A . ] 1 � c � N "� ? q� @ �� � � � �� 6 � ) N� % x� < �� < ۂ 7 � P� f� U �� ! փ = �� # 6� ? Z� A �� 9 ܄ D � S [� 6 �� ? � . &� / U� 8 �� 7 �� 5 �� - ,� / Z� : �� J Ň ) � :� " V� y� �� �� ! ň / � 0 � H� " e� , �� 0 �� + � / � . B� , q� ( �� # NJ � 1 � 6 <� + s� ) �� ɋ � �� 0 � ' J� & r� / �� Ɍ # � & � ! 4� ' V� ) ~� / �� + ؍ * � $ /� 3 T� 5 �� N �� ! � /� 4 B� w� 8 �� % я �� � * ,� : W� $ �� ) �� � . � . 0� _� " z� : �� ؑ � � / 0� $ `� �� �� �� $ Ȓ � A � ( I� " r� - �� > Ó F � I� ^� v� " �� % �� C ܔ # � $ D� 1 i� 1 �� 1 ͕ 1 �� 1 1� 0 c� 4 �� < ɖ < � ; C� > � - �� ) � , � $ C� h� {� & �� 5 �� G �� F ?� �� $ �� " ř 6 � , � = L� 2 �� D �� Z � 9 ]� " �� + �� L � $ 3� X� > y� �� ˜ 1 ݜ 5 � J E� I �� ڝ F �� 3 =� q� 6 �� I Ş L � K \� K �� A � - 6� : d� �� 9 �� 8 � ? )� � i� �� & � + D� � p� ' "� 2 J� . }� � �� 1 R� > �� . æ & � � 5 8� ( n� * �� A § : � 6 ?� v� �� A �� �� H � T� ( h� ! �� �� �� ֬ � ( � 0� 8 D� }� �� �� , �� < � @ $� - e� 6 �� # ʮ D � % 3� Y� ' o� �� �� M �� & � 7 3� D k� $ �� ) հ L �� ; L� : �� < ñ = � - >� h l� & ն R �� + O� J {� h Ʒ u /� < �� + � 9 � H� \� 7 u� - �� 4 ۹ � & '� " N� # q� �� 4 �� ( � H � X� k� % �� ' �� ( Ի �� � 6 .� e� # w� �� 4 �� � ! � @ 1� & r� �� �� Ͻ � � 6 !� ) X� �� 2 �� X Ǿ � ) ?� 3 i� 6 �� % Կ 5 �� 4 0� 5 e� B �� + � ; � 1 F� 2 x� 0 �� 4 � 1 � B C� % �� $ �� P �� Q "� R t� R �� � 6 *� . a� 7 �� E �� - � 4 <� 4 q� 6 �� - �� / � ;� - X� . �� / �� - �� . � B� > a� �� 3 �� 4 �� C $� . h� H �� F �� F '� = n� 3 �� 7 �� 7 � 5 P� ' �� �� Z �� 4 '� 3 \� V �� 5 �� ) � - G� W u� ? �� ! � � /� " �� 8 �� @ � ? S� 3 �� �� 7 �� B � ; a� ; �� K �� � %� � �� C �� E �� @ $� e� {� �� 2 �� �� J � X L� 8 �� ; �� 3 � 2 N� �� 1 �� �� �� 4 � 9� ! U� 7 w� �� " �� G �� F 2� F y� ) �� �� ) � 1� 4� D� , J� w� Y �� R �� , .� - [� - �� 3 �� * �� � 4� R� , l� 6 �� # �� 4 �� > )� h� I �� & �� * �� * � ) G� T q� G �� J � ' Y� [ �� C �� > !� C `� & �� �� �� L � / W� ! �� K �� , �� B "� ' e� �� �� < �� H � ' L� - t� ) �� + �� @ �� ( 9� = b� < �� 0 �� $ � 1 3� A e� * �� �� 9 �� + -� 3 Y� ) �� �� = �� & � ( ,� % U� " {� 5 �� �� N �� N A� A �� 3 �� 2 � A 9� R {� = �� 9 � ? F� P �� ? � P � Q h� 7 �� 8 � � +� 0 �� > � 9 !� / [� G �� - � 6 � ? 8� , x� A �� N � 8 6� C o� = �� � � 9 "� \� |� ; �� " � ! � : � ' Q� H y� � � � : � B ?� Z �� L � X *� Y �� " � / � K 0� 8 |� �� ' � � 6 K G d 5 � / � + 3 + _ ' � ' � * � O 3 V | � I = Q 4 � = � ) @ , l m < � B z Z ( � 4 � > 3 � r * - 1 X 8 � @ � 4 D 9 ) ~ / � . � 9 E A - � = � � & 9 # V z * � " � � � 8 9 E J % � = � E . B t D � ] � / Z B � T � > " = a : � % � @ A A 9 � 9 � 8 � 8 0 O i . � - � 2 ) I s : � , � 3 � < / K l 2 � � 5 B ( \ " � � � � ! � 1 Q n � � � 1 � ' + - J C x ' � � * 2 - & ` & � � 2 � � ' ) ? ) i ' � $ � " � 3 7 T q ( � - � $ � 1 # : ( ^ � � H � # + L 2 j . � . � D � ) @ j " � / � 0 � / + > j 1 � % � % � 1 - : 2 h ( � � $ � 1 * 4 \ . � H � ) ( 3 z \ 3 � g _ s # � J � 9 B! 9 |! 8 �! F �! R 6" J �" J �" ' # ' G# � o# ) I$ 3 s$ ) �$ 0 �$ M % F P% �% . �% 5 �% - & ( H& � q& S' . j' �' 5 �' 9 �' L &( K s( C �( B ) B F) 3 �) 2 �) �) T * 0 f* 9 �* < �* < + / K+ < {+ / �+ 8 �+ !, B, b, �, �, � �, � U- d �- Y. i. �. i/ 2 �/ ? 0 ; \0 : �0 > �0 > 1 = Q1 = �1 : �1 N 2 1 W2 4 �2 �2 % �2 �2 % 3 F >3 A �3 + �3 ; �3 % /4 E U4 = �4 �4 �4 T 5 D b5 = �5 �5 / 6 / 36 � c6 > 7 ; [7 - �7 0 �7 0 �7 5 '8 < ]8 + �8 - �8 : �8 - /9 / ]9 l �9 G �9 Z B: Z �: G �: 2 @; 4 s; ) �; 5 �; ) < % 2< , X< # �< . �< . �< / = - 7= d e= . �= / �= - )> ; W> 3 �> / �> > �> = 6? 1 t? 1 �? ! �? Q �? A L@ = �@ F �@ # A % 7A W ]A = �A E �A 9 9B = sB �B �B ! �B 6 �B ,C . MC 1 |C . �C - �C = D I ID . �D . �D 4 �D E &E > lE f �E < F - OF = }F �F 9 �F , G @G < RG 0 �G ! �G B �G 6 %H 1 \H ; �H �H �H �H I #I 8I > NI * �I 4 �I , �I J 9J : EJ % �J & �J % �J �J K & 2K � YK " �K ! L ! /L S QL . �L �L G �L G :M �M + �M U �M \ N S }N * �N A �N L >O D �O �O �O 4 P 6 >P 2 uP 4 �P �P L �P HQ ]Q < wQ 1 �Q , �Q d R - xR + �R ? �R 5 S | HS 9 �S 9 �S B 9T D |T B �T 1 U - 6U ( dU @ �U ; �U % V + 0V @ \V B �V D �V D %W ; jW ` �W = X EX `X zX �X �X �X �X �X / Y I DY G �Y I �Y G Z C hZ E �Z �Z [ # #[ G[ , Z[ . �[ > �[ % �[ ' \ & C\ j\ �\ , �\ ' �\ . �\ + "] 1 N] �] �] � �] * I^ C t^ A �^ �^ % _ > @_ A _ 6 �_ . �_ '` G` ! d` �` ; �` ( �` % a + ,a < Xa 6 �a D �a F b Xb $ vb 3 �b , �b ; �b > 8c , wc 3 �c + �c d + !d Md md 4 �d # �d �d �d e " 5e Xe te L �e ? �e !f <f # Vf 3 zf . �f �f . �f ? g 0 \g 5 �g �g �g �g & h Ah F ^h K �h K �h L =i L �i @ �i @ j B Yj q �j @ k Q Ok P �k P �k N Cl N �l O �l N 1m $ �m # �m �m ) �m n ) .n $ Xn 2 }n �n �n D �n F o ' fo ( �o ; �o �o p p $ 3p D Xp 8 �p B �p I q < cq C �q 8 �q 9 r $ Wr |r 3 �r = �r 5 s Es / ]s A �s ? �s , t 2 <t * ot P �t 0 �t : u 0 Wu * �u B �u �u 5 v A Mv �v �v ( �v ( �v w 8 6w ow �w J �w 8 �w 8 0x < ix < �x 0 �x y *y Dy Zy wy �y W �y ? z ! Kz h mz � �z / a{ �{ �{ % �{ �{ D | $ N| ( s| 6 �| , �| + } > ,} M k} �} �} & �} # ~ K ;~ ' �~ �~ 8 �~ : 5 D / z � 1 � = � 6 4� 9 k� �� ? �� @ �� � >� H ǁ H � , Y� > �� ) ł B � M 2� : �� , �� ( � E � ( W� 3 �� + �� > � \ � * |� 8 �� + � 5 � M B� ) �� F �� 3 � . 5� E d� % �� 3 Ї = � S B� B �� % و B �� % B� 2 h� = �� G ى H !� E j� / �� ; � * � D G� . �� 0 �� 8 � K %� B q� I �� B �� K A� 6 �� č 4 ԍ ; � + E� $ q� - �� , Ď " � � 5� 3 M� 3 �� % �� ۏ � 1 � 6 =� / t� " �� E ǐ C � 2 Q� �� + �� � $ K� 9 p� D �� 9 � 9 )� 9 c� �� ' �� 4 � $ � & =� & d� % �� �� # ϔ 3 � '� = E� 5 �� �� 3 ӕ ' � < /� l� �� E �� / � � 6 � L V� L �� , � � + 2� ^� ' {� $ �� ) Ș 0 � 9 #� 3 ]� ) �� - �� * � � 5� = G� = �� + Ú G � H 7� 9 �� 9 �� 9 � .� G >� �� �� 7 �� % �� B � = ^� B �� & ߝ / � & 6� ]� ; i� K �� A � : 3� B n� 9 �� Q � ? =� M }� 3 ˠ % �� L %� 5 r� # �� X ̡ N %� ( t� > �� D ܢ N !� 9 p� - �� Z أ ! 3� U� b� 9 z� 9 �� 8 � U '� T }� S ҥ S &� z� J �� + � � !� 9 4� O n� , �� F � - 2� 8 `� = �� ר � � � '� D� e� % �� �� ͩ � � # � F ;� A �� * Ī . � � & ?� " f� 1 �� O �� < � 0 H� . y� 3 �� 0 ܬ H � > V� . �� 5 ĭ �� � * /� Z� z� < �� 8 B � # S� ) w� 8 �� = گ B � @ [� �� * �� ذ �� � * 9� d� ' w� �� + �� + ֱ . � 1� C� / U� > �� IJ & ֲ �� � F ,� 0 s� �� & �� ڳ � � � 7� % M� s� �� �� �� , ̴ 9 �� - 3� & a� �� 6 �� 0 � % � 0 7� h� $ �� G �� A � b 0� b �� $ �� : � > V� D �� 9 ڸ . � C� # a� < �� 2 ¹ A �� ? 7� 2 w� I �� A � ? 6� A v� 4 �� O � E =� A �� 2 ż �� � " (� / K� ' {� �� ) ½ G � A 4� + v� 1 �� 3 Ծ + � . 4� ) c� E �� S ӿ " '� : J� ( �� & �� ? � / � E E� 3 �� �� � - � : � [� i� 0 �� " �� �� , �� � A 5� w� �� �� ? �� @ �� 5� ?� V� `� > j� I �� I �� 5 =� B s� �� T �� C *� ' n� ' �� D �� % � * )� 3 T� 2 �� ! �� �� @ �� = /� m� w� $ �� " �� �� P �� % :� - `� - �� �� 3 �� ; � , E� + r� + �� ' �� 7 �� . *� O Y� P �� D �� K ?� �� �� �� �� �� 5 � = C� 9 �� �� F �� : � 0 Q� 1 �� ; �� < �� F -� 5 t� $ �� 0 �� = � 9 >� 6 x� $ �� Z �� * /� ? Z� > �� �� @ �� � 4� �� 1 �� 7 � R� ( j� ' �� + �� j �� � R� � �� K �� M �� s -� s �� 1 � . G� v� ; ~� 7 �� D �� C 7� {� 0 �� : �� & � -� ; K� D �� 9 �� * � 1� ' J� ( r� �� �� 2 �� f �� ) `� A �� �� 9 �� � *� & G� & n� % �� ; �� $ �� M � A j� ` �� ( � 5 6� l� �� . �� �� �� �� ; � L L� ) �� * �� 8 �� 9 '� + a� �� > �� $ �� E � T� i� n �� 2 �� " +� N� , o� E �� F �� I )� 1 s� : �� * �� $ � G 0� $ x� 2 �� " �� �� @ � Y U� H �� G �� A @� : �� B �� 1 � P 2� M �� �� 1 �� - � M L� 7 �� : �� / � B =� B �� �� 9 �� # � % ;� ' a� / �� * �� �� � + � B� b� �� �� M �� �� , � , @� m� �� & �� �� 3 �� � !� & 9� `� L y� � �� 1 I� J {� ) �� ) �� ) � D� a� @ }� @ �� A �� & A� / h� ) �� ) �� �� 0 � / >� 0 n� % �� " �� �� $ � 9 (� b� 0 �� E �� / �� ; '� ) c� �� . �� 1 �� . � ( /� # X� |� . �� R �� J � g� �� 1 �� 1 � � � ?� ! ]� � # �� $ � $ � # � * 2� # ]� " �� 0 �� 0 � 1 � - 8� , f� # �� ) �� B � ; $� 9 `� C �� . � & � ; 4� p� ' �� , �� � �� � 2 -� " `� 0 �� / �� " � � D "� I g� > �� ) � ) � & D� - k� 9 �� M � > !� U `� N �� & � 0 ,� 9 ]� A �� ; � 7 : M ; � : � : � 7 : B r E � 7 � 3 + S + D � > � : / : j : � J � 6 + 6 b 5 � 5 � . 5 4 6 j 5 � 0 � B / K 4 { . � 3 � - * A : l E � - � D ? ` + � ' � ( � * # H J l , � + � \ A m � C � ; = L � + � > � 7 I < L � 8 � H [ U > � E � A 6 / x 5 � < � ` % | 6 � 2 � / 8 < < u = � F � ' 7 2 _ 3 � . � D � 8 : 8 s < � : � < $ 9 a J � 5 � * = L h 8 � K � : : ; u D � = � 6 4 ! k 9 � � 7 � , 3 B C v , � # � + * 7 8 b : � > � - ( C 3 l 1 � 4 � - # 5 ( Y & � ' � & � 0 � 0 ) < Z 0 � ' � / � , 2 M ( � % � * � # � % , D ' q � � G � ? > V : � ' � - � & > $ _ " � @ � � � - N ` } � � � ! � � ! :! - U! 4 �! o �! ) (" B R" �" �" 7 �" ! # * $# " O# = r# 7 �# + �# * $ * ?$ > j$ �$ " �$ �$ % �$ ! $% S F% �% , �% ( �% E & E I& = �& F �& F ' N [' X �' N ( > R( 2 �( % �( �( Q ) * [) �) ' �) �) �) E * W* 5 l* 6 �* " �* �* 7 + ' O+ w+ �+ �+ + �+ �+ $ , > ), 3 h, �, �, ' �, 0 �, $ +- 1 P- : �- �- * �- . B $. * g. % �. = �. �. / ./ O/ < k/ �/ �/ �/ �/ 0 5 .0 d0 M t0 �0 �0 M �0 - L1 z1 B �1 �1 / �1 J 2 [2 w2 L �2 �2 �2 3 % (3 B N3 / �3 �3 8 �3 S 4 ( c4 �4 1 �4 1 �4 8 5 J5 j5 �5 �5 �5 , �5 * 6 6 <6 s6 : �6 �6 ( �6 7 / %7 : U7 �7 �7 2 �7 @ �7 8 98 r8 # �8 # �8 # �8 # �8 7 9 $ V9 {9 ; �9 �9 * �9 # : A: & W: # ~: 3 �: # �: ( �: 7 #; 7 [; 7 �; �; �; ( �; < ;< C N< �< " �< C �< ? = Z= % r= �= " �= �= �= $ �= !> 9> N> l> & }> & �> ' �> ) �> ! ? " ?? + b? ( �? �? * �? ' �? # "@ # F@ 7 j@ 7 �@ / �@ , A 2 7A % jA ) �A " �A = �A & B ' BB " jB $ �B ! �B 8 �B C < 'C + dC * �C % �C # �C + D J 1D L |D ' �D ' �D Z E + tE : �E O �E ! +F " MF G pF �F �F / �F 5 $G ZG oG �G 7 �G 3 �G 1 H 9 CH < }H �H �H K �H ' .I ; VI �I : �I , �I b J F xJ C �J 0 K + 4K i `K " �K ; �K ^ )L R �L �L E �L ; 4M / pM ) �M �M U �M D 8N a }N I �N * )O 2 TO + �O 5 �O ; �O ' %P | MP | �P 7 GQ n Q �Q = R - @R & nR % �R ' �R 9 �R + S * IS . tS A �S C �S # )T 2 MT �T " �T 0 �T �T V U 5 `U ' �U �U �U D �U 2 0V @ cV �V 7 �V �V W 'W EW YW lW W �W ' �W + �W # �W 4 X EX TX cX nX �X �X �X �X �X ] �X HY ^Y % qY �Y # �Y 6 �Y Z #Z 7Z " TZ ' wZ �Z , �Z 7 �Z [ ( ,[ U[ q[ �[ �[ + �[ �[ �[ \ 7\ W\ . i\ �\ E �\ �\ ] 7] K] ! h] �] . �] 2 �] 2 ^ , 4^ ; a^ �^ �^ ; �^ _ 2_ O_ [ d_ �_ �_ �_ ` ` - 0` ^` $ q` ! �` ) �` ; �` [ a + za 6 �a �a �a b 1b Ob 9 kb , �b �b �b c ! c :c [c tc �c 5 �c �c �c % d (d 6d Od > `d / �d " �d 1 �d 8 $e S ]e < �e ' �e 4 f & Kf ' rf @ �f % �f g g 2 ?g ' rg 9 �g �g 9 �g )h Ch ^h wh �h + �h �h : �h G &i : ni �i �i ( �i j j ! %j Gj \j , wj �j - �j Y �j / Hk ! xk + �k + �k 5 �k 1 (l Zl - nl �l C �l U �l 0 Mm B ~m & �m ( �m ! n < 3n ' pn 1 �n - �n 0 �n = )o M go z �o _ 0p 8 �p ( �p - �p 2 q & Sq 9 zq 2 �q % �q $ r ) 2r 9 \r $ �r F �r 9 s + <s 1 hs - �s ) �s ( �s G t C ct > �t �t * u ? 1u : qu / �u 7 �u K v & `v % �v �v �v 1 �v w & .w ; Uw �w �w \ �w ) )x 9 Sx + �x 2 �x 1 �x G y < fy % �y - �y # �y z .z Nz + oz �z �z ( �z �z { 5 :{ 0 p{ . �{ $ �{ * �{ J | H k| 3 �| A �| ; *} U f} ? �} N �} K~ , c~ 8 �~ : �~ 8 < = I z U � V � ` q� F Ҁ < � 6 V� �� �� 5 Ł + �� ; '� / c� - �� # �� " � T � v ]� c ԃ g 8� d �� D � J� + T� $ �� 3 �� ' م � L "� O o� U �� ; � > Q� �� & �� : Ї � < *� < g� " �� 2 Lj : �� � 5� < É , � % -� M S� F �� I � E 2� 7 x� O �� S � " T� w� j �� 1 � 3 3� A g� F �� P � 4 A� . v� . �� Ԏ " � + � @� 3 a� % �� + �� % � % � $ 3� 6 X� % �� % �� C ې A � a� % |� �� 3 �� 6 � 9 #� 3 ]� �� �� ǒ � D � ; E� : �� ( �� C � D )� # n� 7 �� 1 ʔ $ �� 1 !� L S� �� @ �� 8 �� / 7� $ g� ) �� : �� � �� � @ � & Y� �� ` �� & � 0 � 0 F� , w� = �� � � : �� 9� P� . a� �� . �� ? Ι 2 � B A� B �� . ǚ 4 �� 3 +� + _� 6 �� D 2 � :� & O� , v� & �� & ʜ % � " � @ :� = {� ' �� $ � � K $� $ p� I �� # ߞ 0 � " 4� ! W� / y� ; �� 0 � 0 � 0 G� ' x� A �� : � � <� L [� $ �� 5 ͡ - � 1� 4 R� C �� # ˢ 9 � 9 )� c� � �� M �� �� @ � Y� < r� �� & Τ / �� %� 2 5� * h� �� < �� � 2 � A� W� o� 0 � ; �� � " �� � ?� * S� - ~� 3 �� 6 � P � P h� 7 �� / � ] !� 5 � 6 �� A � * .� Y� , y� J �� ; � " -� \ P� �� & ƫ � $ � / +� [� u� �� �� Ĭ ߬ - �� ? '� 2 g� ! �� �� # ۭ I �� # I� ( m� - �� - Į � � " 1� T� q� �� = �� H � +� 9 F� C �� = İ C � 6 F� 2 }� # �� Ա � � !� O >� 4 �� + ò : � O *� A z� / �� I � C 6� z� �� �� մ � E � Q� A n� ) �� . ڵ 9 � < C� �� ) �� G ȶ K � \� = m� > �� $ � ) � _ 9� % �� �� ڸ �� ; � W L� . �� ӹ I � 2� 7 <� t� �� �� . к C �� E C� �� % �� # �� = ۻ C � ? ]� U �� K � ] ?� F �� : � � 4 '� + \� c �� ` � S M� [ �� 4 �� 4 2� 7 g� F �� 9 � 6 � / W� ; �� = � ? � > A� = �� > �� 9 �� M 7� K �� 0 �� - � . 0� _� 4 k� = �� 3 �� 2 � ? E� 8 �� 4 �� % �� > � 0 X� / �� �� �� ) �� u � �� 4 �� �� � > � a Y� 6 �� �� N � Q b� �� �� ! �� ! �� ! !� F C� X �� ! �� � � A =� ; � C �� I �� ; I� = �� M �� 6 � P H� * �� + �� 0 �� A !� J c� 8 �� ' �� & � R 6� 2 �� �� V �� : � / U� K �� : �� 1 � : >� y� = �� 0 �� 4 � / ;� 9 k� 9 �� �� b �� 0 V� + �� �� = �� 3 � S 7� @ �� . �� P �� L� ! i� 3 �� �� I �� < � Y� 0 z� ! �� * �� + �� / $� . T� > �� , �� ; �� ! +� ] M� > �� ! �� : � % G� < m� : �� , �� 2 � 3 E� y� E �� L �� D #� h� 2 r� �� �� = �� > $� c� , u� , �� �� �� - � < >� . {� % �� . �� < �� / <� 5 l� : �� o �� 9 M� ( �� �� I �� & � C 3� @ w� ; �� C �� ? 8� / x� > �� a �� n I� U �� * � M 9� 3 �� < �� y �� ) r� F �� 5 �� b � P |� V �� ' $� ( L� 1 u� 1 �� L �� = &� B d� 3 �� % �� 2 � O 4� 7 �� 6 �� �� N �� > M� H �� A �� @ � / X� , �� ? �� 3 �� : )� 3 d� F �� - �� - � @ ;� |� ' �� �� �� �� , � 0 /� H `� H �� �� � / � " F� # i� + �� , �� . �� � 2 '� $ Z� ! � �� �� $ �� # �� 8 � R� i� 8 � �� �� �� � *� F� " d� �� $ �� : �� 2 � / 4� d� C �� 8 �� B � I D� ) �� 6 �� M �� O =� : �� �� > �� ) '� < Q� �� Y �� " � 5 +� G a� " �� ' � # � , � & E� . l� �� �� 7 � # � G $� " l� 5 �� 7 � * �� (� D� [� |� ! �� " �� & � & � $ *� O� ' j� " �� > �� � : � 9 I� > �� + � I � 4 8� * m� A �� � � � � - >� 4 l� . �� - � ! �� � N A� I �� � / � . � I� 6 h� # �� � � " �� ( , I H v � % � ! � ' ! 7 Y p - � � � & � z � � � c � j 7 | � 8 & T , { � � � � ! - ; i � " � � � : o T h � - @ 9 U 4 � ' � N � ; * X / � 4 � 5 � , K b P � � � # . / " ^ � � � � � * � . H ] $ { � G � 2 . S ' � $ � , � 3 � 0 ( L u * � � + � � $ 7 \ $ v � & � / � - - ? m � � � @ � _ E t C � 8 � G 7 L � ? � 1 , " ^ % � � 4 � 2 � % + " Q H t � @ � & * < - g � � � � � ! 0 R # s G � � & � ! # B f � # � � & � & 1 3 e L { / � 0 � ) F X , w , � + � � = - S & � % � 2 � * % I 3 o ) � � / � " 0 @ S " � , � ( � " 0 G $ g & � $ � < � : ( P ) y � - � ! � 9 C * [ > � � � � 5 L b y � � � � � � 6 L ` u � � � � � � ! *! A! X! q! �! �! �! �! �! �! " " 4" J" `" x" �" �" �" �" �" # 9 *# d# < �# ; �# K �# K G$ �$ @ �$ ? �$ 4 5% 1 j% ' �% % �% �% 2 �% < && 2 c& �& = �& ! �& ' ' -' 8 U' 8 �' 7 �' 2 �' ( 2( ( [( ; �( @ �( 9 ) 8 ;) 7 t) � �) -* @* % Y* + * , �* + �* ( + 9 -+ t g+ > �+ < , ; X, 1 �, �, L �, .- D A- �- _ �- ! �- H . Z h. U �. * / D/ 4 c/ 3 �/ @ �/ K 0 > Y0 ; �0 ; �0 W 1 = h1 = �1 2 �1 ; 2 ) S2 + }2 A �2 & �2 - 3 Q @3 6 �3 �3 + �3 + 4 \ 74 I �4 ) �4 7 5 & @5 J g5 - �5 �5 / �5 #6 � 4 � � � R � * � | � � R _ � ` � � � � ; � } [ � � Q � ; � � � ' | � � ; � � � � - � � � � � F @ � 9 � G O � � g � O � q � � � � � + � � � y a w I K e � � ! � \ 2 g � k � ( ) � a � � p � � 9 = � i � � 0 a � � l � � � � � � � � � � � * G ) � � � N O � q � � � � � � ~ � � . � � 5 � � : r � � � � � 9 N P � � � Y + � � � � � � o s o � � � @ � H � 0 b � � * � � � % c � � � � � [ B � c � � / $ D � U 1 O � � u o T # ^ � k t - � � � * $ � 0 , � @ % � � � � � � � � � � � ! � � � � � � � � & � � � � ' C @ � � e ^ D � ? � � � � � � 3 � � � � � � C X Y H � � I � $ 7 " � � � + � A � 9 ( � � $ t � � � � U � " � � c � H s � + I f < � � � + � � � � � R j � � � # ) C � � � 0 � � c � d m � � � � � 8 ; a � h S � K - � � 7 � � � � � � � � � � ^ { � � 7 y � � � n q u � � � 9 � � i � � � l � � � 2 , B � 4 � � � ' � m � � u X ( 3 � � o E � � . � & V + b � d h h S � X j � � � = [ B r > 3 � Y � � � 4 E � . � � � � - � � 4 % � � j S W @ " H � R � � F � � * > � � � � M & � ` y 5 � � k f � z � Z k " � 1 � o � � � � < > v � = � � u � � 2 ? � � n . � _ c ] S B � = � � > 8 � n w � � � [ � 1 � � � � ( { � y � � � W � J T D � � J � � : � P � = 6 E U N � t q � - � , F y _ � 9 Q � + e N � � � � K L � � d R / N y x � � < � � + # z � � ; � � Z Q � � F � � � M � � � F � � � D � $ � 4 j c � � x } � � \ P � � � | � � � � Z � � 7 � � U � � y = w � � b ~ � 1 � � � u � � ) � � � � f � � < � � � � � � � $ { P � � o � � � � T � � � � R � J @ U g > � ~ � � � � � X � � � S w � � � p � � ( � � 5 " � � � � � � � & � A � # � H � 7 � � S ! l � J | e H \ / � ? Q � � � � ! < P d � Z � � � J � � 8 P & n , � n / � O m � � o Z 0 � � 0 v B � � � � � � � 1 � L � q � r � � a � � � ' � � & � � K � . ] � , � � I � 9 � u H � � � � � L � h � � N � � � n � � { � W � g � � � � � o i " � � _ � # � � � � k � � < � E � d � e � � * E u � W / � � � � � � � ] � � ) � � C � h � � $ � � � � � H � � w � & � � � � P O E � � W K � � � � ? f & ! � � � K � > _ a � > � W Q 6 � 8 � � � � � � � � % � � ^ 3 � � � � � . � � V \ i � c U � _ R � ) � ^ 0 � p a @ � � � � � , [ � � � � - u H � � j � � � z \ m i � W � ] � m � � � � � V � ~ � ( A � / � � k � { � _ p � f v � � � � � � ! t � * p < � � � b � 2 � � � ) b � � } F � � � O r H � ` > � Z � � � N � : d ^ * ' � � x � Z � 5 � V � � � / � I } m u � $ 1 Z ` 6 [ - A ? _ G � � � � � � Y l � [ � m � � J E k U � v t C � � � � � z G � x 0 � � 7 � � \ e � � � � M � f _ l � � 6 + � l f � r � C � V � n � � � $ M c � � i � i f q � � r � I J � � � � � X } V M E 5 g B � \ � � - n : � y � � � � c s ) b q � � A � � 7 U > � � X j � " L � � y ] j � � q � J ^ � p � � � � � � � b p � � � � � ' I � � � a � � � g 8 � � � � $ { � � � Z P � � � � � � � < ' � � � � � � a � o Q 8 � m � c � � � 9 P r � � F � W � � � 4 � � � � � � � \ � � S % � � ; � y W q � 6 u 4 � Z � s g � � � � z � � � � : P F � � � B � � � � � � � � ( C � 1 u � � � � � � � ^ T M D � � C � � h � G } } � � � d � � � � a � � $ � � � @ G * # � � � � r � � � I ; � S � Z � 5 ! � � � ~ C _ 8 � : # K � � j � e � � 8 R � N � � � G 1 � � � & � � � 0 V � v � t f � } � � ! � � 1 % ( z � & � � = � [ � � M � � } t � � � � � � 2 � � m � N � � / � � l } D � � � � N � / � Z ! � � � � A � / ~ > u . � c � � � � t � } � � M � ( � 2 s ` � � � 0 Y � � � M g | Y 6 D D 8 - � n � � > � t � ! � � � � � S < � � � � � � � ) � R O P S � � � � t ` | � - � � ; � � � i l _ : � 4 ` � < ] � � � � { � W _ � � � p - � < / = e � M f 9 S � � � � � � ^ � � E � b P ? � r - i ; � R | � � � � D � 7 � = 9 s a � ^ � � � J x z � � i K e � � W � � � l � � � � [ z ; � � ~ F � � � � c � � � � 4 � J � | ; v l � � � � o � ! p � G � w e � � F ( � $ q � X � ^ � � � � R � ) � m X � � � 4 ~ � M � � O 9 � a i � � � T � � � � � � � � � � � " � � � 5 � � � M @ � @ / � ; � & � � ' � � � E ? � V � ^ � � � G # I � P 5 � � O h � ( T � � � j � � y L m � � M � p � � � u � � ] � ~ 3 N � � � � � � N � � w � 9 � � � x � h � % � L 7 o � v � � B � 2 � B � � � 5 A % m � H Y A h � � � � r h � K � ? � 5 b 7 h > � W ^ � � � � 2 1 ` y � � � w b � � � 6 7 � � � � > � � � � � � � � � V � } � m � $ � � K � � � � � v 1 g � � � � K � ( � Z � e 2 ( � w � % � � � � D O � s ? � n � i � � ^ � - � % � � = � n � � � � � � I r � � @ � s x � � � " \ � > � $ o 5 � ; � ' s T ` � � � W � � _ ` � � � M . � � � n � � � T m q - � � 3 H 7 @ � � � . h � z . J ~ � � � � � � ' 7 \ � l � � 1 1 � P T � � / % � s � F � � � B � � o � I G D � � � A ( 7 � � � 0 � Q I 6 � a v r T U � � � � @ � � k B { B � , � � g 3 � Z � \ 8 � � c � � ] � > � � S x � � : | = � 3 , � � � � � � � ; � � � p � � � � b � � � ? A � A � � � R � � R � � � � v � � � � Y F � � � � � / � # � � � p � w g E p w B � � � i � � C � H � � � u < g ] a b � � � � � � @ ( � � � � k � � u � � d � � � x � D � � � I � � � � � Q z C , ` � � � > h J � � � " � � � � � W � ) n � � � = a � � b � � d 9 � � R 5 � � + ? _ � � � l � x � ! � l � � � � ? � o C � � * � � � * c � � � � � � ' ' � w * D V � C � z � � � � f � 9 � c � [ ! s � Y � � � k d � k < z � � l v * � � k � [ � � � � 8 � � H � � � � % � 7 T � � � 8 � 8 � 2 � O N � � # � � K � � t F � � [ � � � � � � n � � � � � R ' � � � { � � � � X � � � � l e � c � � o 1 � / � � � Y z � � � � � � f � 0 ; � : � � � � � t � � : � ~ � 2 � � � � e � ; � & . ~ � � � � " � K � � 6 � � � � � d � � � � � � � * J O � 5 � � � � � � Q h s & � � � [ , 8 � � � � � � M � v � � � � 3 � G � � � 6 � � � � � � � K d e = � � � Y 6 U ! � � � 4 � � � � � > � ! � � { � � � 3 � 3 � � � � . � � Q � D � � : � U & � � � � " � � � � � 5 � + � Y ; X � r � � 7 � � } % � � � � Q 5 h � � � 1 � � � � � � � � � � z � � � � � 2 V " � � � � ~ � , < � � q � � � � � � � � � U . R � " 2 � l � � � � � � � ) � ' [ � � � 9 q D Z � � ; � V � s � � � � ? T 5 � / � � � � � � m D E � � W � L e w � � J � � � � � F � & � T v � Y � ) � � � e � r C � � � = � 2 � E d � � � � � � 2 z . � � � � j � � 0 q t � N � � � R � � } � < 9 O � 5 " � G i � � � w � � { ] x � � � � _ � { � x � � � � � | � u � � � � Q X � � � U O s s � � D � � � � C = � ] X � � � � � K � � @ � T � + � _ � � � , x J � 6 Q � % � l � : � 2 � v W � � V � � % � I O � � � � � 0 � | ? F � � 8 � � . j � � � � - � � @ . � � � � � � � � � � q r G � � ^ � � � � � 2 , � � � i � I � � � 8 � � | ~ X M � ^ � � e � � q � � � � � F � [ � H � + 7 � q � � 3 � = � � A _ � \ � L � i � X � � I � b � , � � L y � � � G � � � � � & T V � n 8 % 8 � � � � ~ � k ' { � � A L � � � � N ` > : � � 9 & � � � � - f � � # � # ~ H � h \ � � H w t � � M � � � � � � � � G � � � @ � y � L � � � � � i A � � b � t � q # � � m � � � � L � � l � � { : L n > � l $ � R x ` � Q � r � � � d k � � � � � � � 4 � � . � Y 7 � � � 0 p � | p � % � > : � U � � � � � � � � � � � � � U � S j � # P � � � � � S � � � � � ^ n � ` � � � ~ [ x � � � 5 a y S p ` � � E W � � � � _ � � � � � � � � � � � A � � F � � � 3 � V d L � � z - Z d � # � � 6 ^ Y � � s � E V � � � � , � � � � z u 6 � | � L � g < @ � t � g � , � 4 � � � # � A Z � � � � m � � w � � $ � < = � � � � g C \ � � � � � B � � � W � h � c * � � : � # � � � � � G � � + � 0 � - C � f � | ? ! � � k e R � � � � � � v � � ( p � � � } � � � X � � f � � ( ` � � � � ) � � ] & � � s w � � 1 � � � f � 1 ` L � G � 2 � � $ � ? � N � � � / X � " � � ' � � , � � � r � � % � � ^ B � @ n � � F � % + ' c � O s � � � � E $ � { U \ A ? g � u ` � � � � u � � � � � � � � � B J + ] I � � ; � _ � � D � � � Q x � � ! � � � � N � � � e � � � | � V � Z � 8 � � c b a m f j v � o Q � � � O � � � � = Y W � � Y j � | . | @ \ h � � � X P � � * � � � � i � r M � v ] I = = ; � ~ / � o � � 6 � v ) j � � & � � 6 � k � { � � � - f 3 � ' K 4 J � � � P � � o � � � � z 5 E B � \ � T � � � f : 3 � � � t : � � � � � � � � � � [ y D � 8 H * � C � 4 k � � 2 � b t D ] O � � � 6 � � � � B � � � 9 ) n � � A x K � � ] � � ? � U � � � � : � � M � � � � � S � ' � � i / � � � � � 1 � F � � � � , � m � + t � � { 0 q � o � g � K � & � 4 � [ � � X � 0 � � � " � � � } P S w 7 a � b � � � J � 6 4 � $ � � ) } � � z � j : Q 7 � C x � � � A L X � � / � � � � k � ) � � b � � E y Q � � " � � � � { � � { � + � I � K h � P + � 4 ) � � � � � � � N A � � B C � Y ! � � U } � ( � � � � � � � � � � � � 4 U r � � " ] � ~ s � ? � � � � E � � � � � $ � 0 � % G 6 � � p � � � < 6 � � � � � � � 2 < ! � � � � L � � � S | � � � � � � J � � � � � ` 3 � T L � , v � ] � � S � � + � y � � � j � � ! k � y * Y � � � � � � g � � � . T � � � 1 � Q � H � ) � . � Z � � p � , 3 � ( � � � d # [ E � � � � w � � d � � � 3 T � F d G a � � } � � \ * � ( < � � � � � 3 g 3 � � � � � 5 � � � � � x � \ N � � V � � B � - � � 9 1 � � � � � � ? � � ] � " � # � j � � 4 � � � j � 0 � � # � � � * � � � � � 9 � ' � V 66 =6 D6 K6 ̜ � �� � $� 8� L� `� t� �� �� �� ĝ � � � 4� H� \� x� �� �� ܞ �� � � 4� H� \� p� �� �� �� �� ԟ �� � 0� D� X� l� �� �� Р R6 ����g6 + �����6 �����6 �����6 �����6 ����7 ����47 ����N7 ����k7 �����7 �����7 �����7 # �����7 ����*8 . ����^8 ����s8 �����8 �����8 �����8 �����8 ����$9 ����?9 ����R9 4 �����9 �����9 ! �����9 & ���� : ' ����:: ����^: ����: �����: �����: �����: �����: ( ����?; ����p; K �����; �����; ���� < ���� < ����P< ����~< �����< ���� TI CodeComposer Studio syntax compatibility mode [default is %d] [default is %s] Default: %s specify variant of SPARC architecture -bump warn when assembler switches architectures -sparc ignored --enforce-aligned-data force .long, etc., to be aligned correctly -relax relax jumps and branches (default) -no-relax avoid changing any jumps and branches %s NDS32-specific assembler options: input file : %s options passed : output file : %s target : %s time stamp : %s -no-relax don't relax relocations BPF options: CPU model options: -march=CPU[+EXT...][-EXT...] generate code for CPU, where CPU is one of: Compatibility options: -local-prefix=TEXT treat labels prefixed by TEXT as local -colonless permit colonless labels -sdcc accept SDCC specific instruction syntax -fp-s=FORMAT set single precision FP numbers format -fp-d=FORMAT set double precision FP numbers format Where FORMAT one of: ieee754 IEEE754 compatible (depends on directive) half IEEE754 half precision (16 bit) single IEEE754 single precision (32 bit) double IEEE754 double precision (64 bit) zeda32 Zeda z80float library 32 bit format math48 48 bit format from Math48 library Default: -march=z80+xyhl+infc D30V options: -O Make adjacent short instructions parallel if possible. -n Warn about all NOPs inserted by the assembler. -N Warn about NOPs inserted after word multiplies. -c Warn about symbols whose names match register names. -C Opposite of -C. -c is the default. TIC4X options: -mcpu=CPU -mCPU select architecture variant. CPU can be: 30 - TMS320C30 31 - TMS320C31, TMS320LC31 32 - TMS320C32 33 - TMS320VC33 40 - TMS320C40 44 - TMS320C44 -mrev=REV set cpu hardware revision (integer numbers). Combinations of -mcpu and -mrev will enable/disable the appropriate options (-midle2, -mlowpower and -menhanced) according to the selected type -mbig select big memory model -msmall select small memory model (default) -mregparm select register parameters (default) -mmemparm select memory parameters -midle2 enable IDLE2 support -mlowpower enable LOPOWER and MAXSPEED support -menhanced enable enhanced opcode support s12z options: constraint violations for constraint violations instructions might violate constraints might violate constraints EXTENSION is combination of (possibly "no"-prefixed): Registers will not need any prefix. Registers will require a `$'-prefix. check TLS relocation emulate output (default %s) generate ELF common symbols with STT_COMMON type generate GNU Build notes if none are present in the input generate relax relocations generate x86 used ISA and feature properties use AT&T/Intel mnemonic (AT&T syntax only) Record the cpu type -EB assemble code for a big-endian cpu -EL assemble code for a little-endian cpu -FIXDD fix data dependencies -G gpnum assemble code for setting gpsize, default is 8 bytes -KPIC generate PIC -NWARN do not print warning message when fixing data dependencies -O0 do not perform any optimizations -SCORE3 assemble code for target SCORE3 -SCORE5 assemble code for target SCORE5 -SCORE5U assemble code for target SCORE5U -SCORE7 assemble code for target SCORE7 [default] -USE_R1 assemble code for no warning message when using temp register r1 -V Sunplus release version -march=score3 assemble code for target SCORE3 -march=score7 assemble code for target SCORE7 [default] ops were: %s did you mean this? other valid variant(s): --32/--64 generate 32bit/64bit object --32/--64/--x32 generate 32bit/64bit/x32 object --MD FILE write dependency information in FILE (default none) --alternate initially turn on alternate macro syntax --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi|zstd}] compress DWARF debug sections --debug-prefix-map OLD=NEW map OLD to NEW in debug information --defsym SYM=VAL define symbol SYM to given value --disp-size-default-22 branch displacement with unknown size is 22 bits (default) --disp-size-default-32 branch displacement with unknown size is 32 bits --divide do not treat `/' as a comment character --divide ignored --dump-config display how the assembler is configured and then exit --elf-stt-common=[no|yes] --execstack require executable stack for this object --fatal-warnings treat warnings as errors --fdpic generate an FDPIC object file --fix-v4bx Allow BX in ARMv4 code --gcodeview generate CodeView debugging information --gdwarf-<N> generate DWARF<N> debugging information. 2 <= <N> <= 5 --gdwarf-cie-version=<N> generate version 1, 3 or 4 DWARF CIEs --gdwarf-sections generate per-function section names for DWARF line information --generate-missing-build-notes=[no|yes] --gsframe generate SFrame stack trace information --gstabs generate STABS debugging information --gstabs+ generate STABS debug info with GNU extensions --hash-size=<N> ignored --help show all assembler options --info don't suppress information messages --itbl INSTTBL extend instruction set to include instructions matching the specifications defined in file INSTTBL --listing-cont-lines set the maximum number of continuation lines used for the output data column of the listing --listing-lhs-width set the width in words of the output data column of the listing --listing-lhs-width2 set the width in words of the continuation lines of the output data column; ignored if smaller than the width of the first line --listing-rhs-width set the max width in characters of the lines from the source file --m32bit-doubles [default] --m32bit-doubles [default] --m64bit-doubles --m64bit-doubles Source code uses 64-bit doubles --march=<arch> Generate code for <arch>. Valid choices for <arch> are v0_v10, v10, v32 and common_v10_v32. --mbig-endian-data --mcpu=<rx100|rx200|rx600|rx610|rxv2|rxv3|rxv3-dfpu> --mg10 Enable support for G10 variant --mg13 Selects the G13 core. --mg14 Selects the G14 core [default] --mint-register=<value> --mlittle-endian-data [default] --mno-allow-string-insns --mpid --mrelax --mrelax Enable link time relaxation --mrl78 Alias for --mg14 --msmall-data-limit --multibyte-handling=<method> what to do with multibyte characters encountered in the input --muse-conventional-section-names --muse-renesas-section-names [default] --no-info suppress information messages --no-underscore User symbols do not have any prefix. --nocompress-debug-sections don't compress DWARF debug sections --noexecstack don't require executable stack for this object --pic Enable generation of position-independent code. --reduce-memory-overheads ignored --scfi=experimental Synthesize DWARF CFI for hand-written asm (experimental support) --sectname-subst enable section name substitution sequences --size-check=[error|warning] ELF .size directive check (default --size-check=error) --statistics print various measured statistics from execution --strip-local-absolute strip local absolute symbols --target-help show target specific options --traditional-format Use same format as native assembler when possible --underscore User symbols are normally prepended with underscore. --version print assembler version number and exit --warn don't suppress warnings -D produce assembler debugging messages -EB assemble code for a big-endian cpu -EB assemble for a big endian system (default) -EL assemble for a little endian system -EB -mbig-endian generate big-endian output -EB,-big produce big endian code and data -EL assemble code for a little-endian cpu -EL -mlittle-endian generate little-endian output -EL, -mel or -little Produce little endian output -EB, -meb or -big Produce big endian output -mpic Generate PIC -mno-fp-as-gp-relax Suppress fp-as-gp relaxation for this file -mb2bb-relax Back-to-back branch optimization -mno-all-relax Suppress all relaxation for this file -EL,-little produce little endian code and data -I DIR add DIR to search list for .include directives -Ip synonym for -ignore-parallel-conflicts -J don't warn about signed overflow -K warn when differences altered for long displacements -KPIC generate PIC -L, --keep-locals keep local symbols (e.g. starting with `L') -M, --mri assemble in MRI compatibility mode -N Warn when branches are expanded to jumps. -O try to optimize code. Implies -parallel -O1, Optimize for performance -Os Optimize for space -Q ignored -Q ignored -V print assembler version number -Q ignored -V print assembler version number -EB/-EL generate big-endian/little-endian code --32/--64 generate 32bit/64bit code -Qy, -Qn ignored -V print assembler version number -k ignored -R fold data section into text section -V print assembler version number -Qy, -Qn ignored -W, --no-warn suppress warnings -Wnp synonym for -no-warn-explicit-parallel-conflicts -Wnuh synonym for -no-warn-unmatched-high -Wp synonym for -warn-explicit-parallel-conflicts -Wuh synonym for -warn-unmatched-high -X ignored -Z generate object file even after errors -c print a warning if a comment is found -f skip whitespace and comment preprocessing -fixed-special-register-names Allow only the original special register names. -force2bsr -mforce2bsr transform jbsr to bsr -fpic -pic generate position-independent code -g, --gen-debug generate debugging information -globalize-symbols Make all symbols global. -gnu-syntax Turn off mmixal syntax compatibility. -h, -H Don't execute, print this help text. Deprecated. -h-tick-hex Support H'00 style hex constants -ignore-parallel-conflicts do not check parallel instructions -jsri2bsr -mjsri2bsr transform jsri to bsr -linker-allocated-gregs If there's no suitable GREG definition for the operands of an instruction, let the linker resolve. -m%s%s -m32r disable support for the m32rx instruction set -m32r2 support the extended m32r2 instruction set -m32rx support the extended m32rx instruction set -m4byte-align Mark the binary as using 32-bit alignment (default) -m8byte-align Mark the binary as using 64-bit alignment -mEA -mbarrel-shifter -mbarrel_shifter -mcrc -mdsp-packa -mdsp_packa -mdvbf -mld-extension-reg-mask -mlock -mmac-24 -mmac-d16 -mmac_24 -mmac_d16 -mmin-max -mmin_max -mmul64 -mno-mpy -mnorm -mrtsc -msimd -mswap -mswape -mtelephony -muser-mode-only -mxy -mN - do not insert NOPs after changing interrupts (default) -mQ - enable relaxation at assembly time. DANGEROUS! -mP - enable polymorph instructions -mU - for an instruction which changes interrupt state, but where it is not known how the state is changed, do not warn/insert NOPs -mY - do not warn about missing NOPs after changing interrupts -m[no-]%-17sEnable/Disable %s -mach=<name> Set the H8300 machine type to one of: h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn -madd-bnd-prefix add BND prefix for all valid branches -malign-branch-boundary=NUM (default: 0) align branches within NUM byte boundary -malign-branch-prefix-size=NUM (default: 5) align branches with NUM prefixes per instruction -malign-branch=TYPE[+TYPE...] (default: jcc+fused+jmp) TYPE is combination of jcc, fused, jmp, call, ret, indirect specify types of branches to align -mall-ext Turn on all extensions and instructions support -mall-opcodes accept all AVR opcodes, even if not supported by MCU -mno-skip-bug disable warnings for skipping two-word instructions (default for avr4, avr5) -mno-wrap reject rjmp/rcall instructions with 8K wrap-around (default for avr3, avr5) -mrmw accept Read-Modify-Write instructions -mlink-relax generate relocations for linker relaxation (default) -mno-link-relax don't generate relocations for linker relaxation. -mgcc-isr accept the __gcc_isr pseudo-instruction. -mno-dollar-line-separator do not treat the $ character as a line separator. -mamd64 accept only AMD64 ISA [default] -march=ARCH select architecture ARCH: -march=ARCH enable instructions from architecture ARCH -march=CPU[,+EXTENSION...] generate code for CPU and EXTENSION, CPU is one of: -march=ms1-16-002 allow ms1-16-002 instructions (default) -march=ms1-16-003 allow ms1-16-003 instructions -march=ms1-64-001 allow ms1-64-001 instructions -march=ms2 allow ms2 instructions -mavxscalar=[128|256] (default: 128) encode scalar AVX instructions with specific vector length -mbig-endian generate big-endian code -mbig-obj generate big object files -mbranch-stub enable branch stubs for PC-relative calls -mbranches-within-32B-boundaries align branches within 32 byte boundary -mcache enable cache prefetch instruction -mcp enable coprocessor instructions -mcpu=<cpu[-sirevision]> specify the name of the target CPU -mcpu=CPU select processor CPU: -mdata-region={none|lower|upper|either} - select region data will be placed in. -mdollar-hex the prefix '$' instead of '0x' is used to indicate literal hexadecimal constants -mdsbt code uses DSBT addressing -mdsp enable DSP instructions -medsp enable enhanced DSP instructions -melrw enable extended lrw (CK800 only) -mevexlig=[128|256|512] (default: 128) encode scalar EVEX instructions with specific vector length -mevexrcig=[rne|rd|ru|rz] (default: rne) encode EVEX instructions with specific EVEX.RC value for SAE-only ignored instructions -mevexwig=[0|1] (default: 0) encode EVEX instructions with specific EVEX.W value for EVEX.W bit ignored instructions -mextension enable extension opcode support -mfdpic assemble for the FDPIC ABI -mfence-as-lock-add=[no|yes] (default: no) encode lfence, mfence and sfence as lock addl $0x0, (%%{re}sp) -mfloat-abi=ABI select float ABI: -mgcc-abi Mark the binary as using the old GCC ABI -mhard-float enable hard float instructions -mhard-float Mark the binary as using FP insns (default for e2v3 and up) -mindex-reg support pseudo index registers -mintel64 accept only Intel64 ISA -mip2022 restrict to IP2022 insns -mip2022ext permit extended IP2022 insn -mistack enable interrupt stack instructions -ml - enable large code model -mlabr -mliterals-after-br emit literals after branch instructions -mlaf -mliterals-after-func emit literals after each function -mlfence-after-load=[no|yes] (default: no) generate lfence after load -mlfence-before-indirect-branch=[none|all|register|memory] (default: none) generate lfence before indirect near branch -mlfence-before-ret=[none|or|not|shl|yes] (default: none) generate lfence before ret -mlittle-endian generate little-endian code -mljump transform jbf, jbt, jbr to jmpi (CK800 only) -mmnemonic=[att|intel] -mmp enable multiprocessor instructions -mn - insert a NOP after changing interrupts -mnaked-reg don't require `%%' prefix for registers -mno-bcond17 disable b<cond> disp17 instruction -mno-branch-stub -mno-dsbt code does not use DSBT addressing -mno-elrw -mno-fdpic/-mnopic disable -mfdpic -mno-istack -mno-labr -mnoliterals-after-br -mno-laf -mno-literals-after-func -mno-ljump -mno-pic code addressing is position-dependent -mno-stld23 disable st/ld offset23 instruction -mnolrw -mno-lrw implement lrw as movih + ori -momit-lock-prefix=[no|yes] (default: no) strip all lock prefixes -moperand-check=[none|error|warning] (default: warning) check operand combinations for validity -mpic code addressing is position-independent -mpid=far code uses position-independent data addressing, GOT accesses use far DP addressing -mpid=near code uses position-independent data addressing, GOT accesses use near DP addressing -mpid=no code uses position-dependent data addressing -mreg-prefix=PREFIX set a prefix used to indicate register names (default none) -mrelax Enable relaxation -mrelax enable relaxation -mrelax-relocations=[no|yes] -mrh850-abi Mark the binary as using the RH850 ABI (default) -msecurity enable security instructions -mshared disable branch optimization for shared code -msilicon-errata=<name>[,<name>...] - enable fixups for silicon errata -msilicon-errata-warn=<name>[,<name>...] - warn when a fixup might be needed supported errata names: cpu4, cpu8, cpu11, cpu12, cpu13, cpu19 -msoft-float Mark the binary as not using FP insns (default for pre e2v3) -msse-check=[none|error|warning] (default: none) check SSE instructions -msse2avx encode SSE instructions with VEX prefix -msyntax=[att|intel] (default: att) use AT&T/Intel syntax -mthin-add-sub Convert a pair of R_LARCH_ADD32/64 and R_LARCH_SUB32/64 to R_LARCH_32/64_PCREL as much as possible The option does not affect the generation of R_LARCH_32_PCREL relocations in .eh_frame -mignore-start-align Ignore .align if it is at the start of a section. This option can't be used when partial linking (ld -r). -mtls-check=[no|yes] -mtrust enable trust instructions -mtune=CPU optimize for CPU, CPU is one of: -mu - for an instruction which changes interrupt state, but where it is not known how the state is changed, warn/insert NOPs (default) -mn and/or -my are required for this to have any effect -muse-unaligned-vector-move encode aligned vector move as unaligned vector move -mv850 The code is targeted at the v850 -mv850e The code is targeted at the v850e -mv850e1 The code is targeted at the v850e1 -mv850e2 The code is targeted at the v850e2 -mv850e2v3 The code is targeted at the v850e2v3 -mv850e2v4 Alias for -mv850e3v5 -mv850e3v5 The code is targeted at the v850e3v5 -mvdsp enable vector DSP instructions -mvexwig=[0|1] (default: 0) encode VEX instructions with specific VEX.W value for VEX.W bit ignored instructions -mwarn-signed-overflow Warn if signed immediate values overflow -mwarn-unsigned-overflow Warn if unsigned immediate values overflow -mx86-used-note=[no|yes] -my - warn about missing NOPs after changing interrupts (default) -n do not optimize code alignment -O{012s} attempt some code optimizations -q quieten some warnings -nIp synonym for -no-ignore-parallel-conflicts -no-bitinst disallow the M32R2's extended bit-field instructions -no-expand Do not expand GETA, branches, PUSHJ or JUMP into multiple instructions. -no-force2bsr -mno-force2bsr -no-ignore-parallel-conflicts check parallel instructions for -no-jsri2bsr -mno-jsri2bsr -no-merge-gregs Do not merge GREG definitions with nearby values. -no-pad-sections do not pad the end of sections to alignment boundaries -no-parallel disable -parallel -no-predefined-syms Do not provide mmixal built-in constants. Implies -fixed-special-register-names. -no-warn-explicit-parallel-conflicts do not warn when parallel -no-warn-unmatched-high do not warn about missing low relocs -nocpp ignored -nosched disable scheduling restrictions -o OBJFILE name the object-file output OBJFILE (default a.out) -parallel try to combine instructions in parallel -relax Create linker relaxable code. -s ignored -w ignored -warn-explicit-parallel-conflicts warn when parallel instructions -warn-unmatched-high warn when an (s)high reloc has no matching low reloc -x Do not warn when an operand to GETA, a branch, PUSHJ or JUMP is not known to be within range. The linker will catch any errors. Implies -linker-allocated-gregs. -xauto automagically remove dependency violations (default) -xnone turn off dependency violation checking -xdebug debug dependency violation checker -xdebugn debug dependency violation checker but turn off dependency violation checking -xdebugx debug dependency violation checker and turn on dependency violation checking @FILE read options from FILE %s; (default) *input_line_pointer == '%c' 0x%02x AArch64-specific assembler options: ARM-specific assembler options: Blackfin specific assembler options: FR30 specific command line options: GNU assembler version %s (%s) using BFD version %s. H8300-specific assembler options: M32C specific command line options: M32R specific command line options: MMIX-specific command line options: Meta specific command line options: MicroBlaze specific assembler options: RL78 specific command line options: RX specific command line options: Score-specific assembler options: V850 options: XSTORMY16 specific command line options: Z8K options: -z8001 generate segmented code -z8002 generate unsegmented code -linkrelax create linker relaxable code branch relocation truncate (0x%x) [-2^9 ~ 2^9-1] branch relocation truncate (0x%x) [-2^19 ~ 2^19-1] branch relocation truncate (0x%x) [-2^9 ~ 2^9-1] !%s does not use a sequence number !samegp reloc against symbol without .prologue: %s "%u" (instance number %u of a %s label) ".else" without matching ".if" ".elseif" after ".else" ".elseif" without matching ".if" ".endif" without ".if" # Example of `%s' instructions .sect .text _start: # bars register # conflicts length #4 not valid on H8/300. #<imm16> #<imm8> #<mask> $DPR_BYTE not supported in this context $DPR_GOT not supported in this context $DPR_HWORD not supported in this context $DPR_WORD not supported in this context $DSBT_INDEX must be used with __c6xabi_DSBT_BASE $DSBT_INDEX not supported in this context $GOT not supported in this context $PCR_OFFSET not supported in this context $dbg and $depc are disabled when DEBUG is off $hi and $lo are disabled when MUL and DIV are off $mb0, $me0, $mb1, and $me1 are disabled when COP is off %% operator needs absolute expression %%%s() must be outermost term in expression %%hi16/%%lo16 only applies to .short or .hword %%hi8 only applies to .byte %d error %d errors %d warning %d warnings %d-bit overflow (%+ld) %d-bit overflow (%+lld) %s %s -- `%s' %s -- statement `%s' ignored %s NOP inserted %s `%s' already has an alias `%s' %s argument must be a string %s at operand %d -- `%s' %s directive has no name %s for `%s' %s for instruction '%s' %s howto doesn't match size/pcrel in gas %s instruction does not accept a .b suffix %s instruction, operand %d doesn't match %s is enabled by vle flag %s is not used for the selected target %s may not occupy the delay slot of another branch insn. %s must be %d at operand %d -- `%s' %s must have a constant value %s not disabled by vle flag %s not supported in MIPS16 mode %s offset %d out of range %d to %d %s out of domain (%ld is not a multiple of %ld) %s out of domain (%lld is not a multiple of %lld) %s out of range %d to %d at operand %d -- `%s' %s out of range (%ld is not between %ld and %ld) %s out of range (%lld is not between %lld and %lld) %s out of range (0x%llx is not between 0x%llx and 0x%llx) %s out of range (0x%lx is not between 0x%lx and 0x%lx) %s register same as write-back base %s relocations do not fit in %d byte %s relocations do not fit in %d bytes %s relocations do not fit in %u byte %s relocations do not fit in %u bytes %s requires value 0-2 as operand 1 %s second argument cannot be a negative number %d %s section is supported only by GNU and FreeBSD targets %s symbol recursion stopped at second appearance of '%s' %s unsupported %s unsupported as instruction fixup %s unsupported on this instruction %s used for a symbol not defined in the same file %s without %s %s%d-%s%d expected at operand %d -- `%s' %s, %s, generating bad object file %s, treating warnings as errors %s: attempt to rotate the PC register %s: global symbols not supported in common sections %s: no such section %s: output of 1st instruction is the same as an input to 2nd instruction - is this intentional ? %s: output of 2nd instruction is the same as an input to 1st instruction - is this intentional ? %s: total time in assembly: %ld.%06ld %s: unexpected function type: %d %s: unrecognized processor name %s: would close weakref loop: %s %s:%u: add %d%s at 0x%llx to align %s within %d-byte boundary %s:%u: add %d%s-byte nop at 0x%llx to align %s within %d-byte boundary %s:%u: add additional %d%s at 0x%llx to align %s within %d-byte boundary %s:%u: bad return from bfd_install_relocation: %x %s; using default for `%s' %u-byte relocation cannot be applied to %u-byte field '%.*s' instruction not at start of execute packet '%.*s' instruction not in a software pipelined loop '%.*s' instruction not supported on this architecture '%.*s' instruction not supported on this functional unit '%.*s' instruction not supported on this functional unit for this architecture '%s' can't be a weak_definition (currently only supported in sections of type coalesced) '%s' can't be a weak_definition (since it is undefined) '%s' is not repeatable. Resulting behavior is undefined. '%s' is only available in DD2.0 or higher. '%s' may not be bundled with other instructions. '%s' only supports RIP-relative address '%s' previously declared as '%s'. '%s': only the NOP instruction can be issued in parallel on the m32r ')' required ',' expected 'APSR', 'CPSR' or 'SPSR' expected 'ASR' required 'H' modifier only valid for accumulator registers 'L' modifier not valid for this instruction 'LSL' or 'ASR' required 'LSL' required 'MFC_RdTagMask' (channel 12) is only available in DD2.0 or higher. 'P', 'N' or 'Z' flags may only be specified when accumulating 'ROR' shift is not permitted 'SPU_RdEventMask' (channel 11) is only available in DD2.0 or higher. 'UXTW' not allowed here 'UXTW' required '[' expected '[' expected after PLD mnemonic '[' expected after PLI mnemonic '\%c' in quoted symbol name; behavior may change in the future ']' expected 'd' register must be in range 0-15 'q' register must be in range 0-7 'rsp' register cannot be used 's' register must be in range 0-31 '||' after predicate '||' not followed by instruction '||^' without previous SPMASK '}' expected at end of 'option' field (PC)+ unpredictable (Requires %s; requested architecture is %s.) (default: att) (default: intel) (default: no) (default: yes) (plt) is only valid on branch targets (unknown) *<abs8> -%s conflicts with the other architecture options, which imply -%s -(PC) unpredictable -- unterminated string --absolute-literals option not supported in this Xtensa configuration --compress-debug-sections=%s is unsupported --compress-debug-sections=zstd: gas is not built with zstd support --density option is ignored --fdpic generate an FDPIC object file --generics is deprecated; use --transform instead --gstabs is not supported for ia64 --no-density option is ignored --no-generics is deprecated; use --no-transform instead --no-relax is deprecated; use --no-transform instead --no-underscore is invalid with a.out format --nops needs a numeric argument --pic is invalid for this object format --relax is deprecated; use --transform instead -32 create 32 bit object file -64 create 64 bit object file -32 create o32 ABI object file%s -64 create 64 ABI object file%s -EL generate code for a little endian machine -EB generate code for a big endian machine --little-endian-data generate code for a machine having big endian instructions and little endian data. -G may not be used in position-independent code -G may not be used with SVR4 PIC code -G may not be used with abicalls -G n Put data <= n bytes in the small data area -G not supported in this configuration -K PIC set EF_PPC_RELOCATABLE_LIB in ELF flags -KPIC generate PIC -V print assembler version number -undeclared-regs ignore application global register usage without appropriate .register directive (default) -no-undeclared-regs force error on application global register usage without appropriate .register directive --dcti-couples-detect warn when an unpredictable DCTI couple is found -q ignored -Qy, -Qn ignored -s ignored -KPIC, -call_shared generate SVR4 position independent code -call_nonpic generate non-PIC code that can operate with DSOs -mvxworks-pic generate VxWorks position independent code -non_shared do not generate code that can operate with DSOs -xgot assume a 32 bit GOT -mpdr, -mno-pdr enable/disable creation of .pdr sections -mshared, -mno-shared disable/enable .cpload optimization for position dependent (non shared) code -mabi=ABI create ABI conformant object file for: -Qy, -Qn ignored -R option not supported on this target. -TSO use Total Store Ordering -PSO use Partial Store Ordering -RMO use Relaxed Memory Ordering -V print assembler version number -a32 generate ELF32/XCOFF32 -a64 generate ELF64/XCOFF64 -l use 1 word for refs to undefined symbols [default 2] -pic, -k generate position independent code -S turn jbsr into jsr --pcrel never turn PC-relative branches into absolute jumps --register-prefix-optional recognize register names without prefix character --bitwise-or do not treat `|' as a comment character --base-size-default-16 base reg without size is 16 bits --base-size-default-32 base reg without size is 32 bits (default) --disp-size-default-16 displacement with unknown size is 16 bits --disp-size-default-32 displacement with unknown size is 32 bits (default) -m403 generate code for PowerPC 403 -m405 generate code for PowerPC 405 -m440 generate code for PowerPC 440 -m464 generate code for PowerPC 464 -m476 generate code for PowerPC 476 -m601 generate code for PowerPC 601 -m7400, -m7410, -m7450, -m7455 generate code for PowerPC 7400/7410/7450/7455 -m750cl, -mgekko, -mbroadway generate code for PowerPC 750cl/Gekko/Broadway -m821, -m850, -m860 generate code for PowerPC 821/850/860 -mCPU equivalent to -march=CPU -mtune=CPU. Deprecated. -no-mCPU don't generate code specific to CPU. For -mCPU and -no-mCPU, CPU must be one of: -mPIC Mark generated file as using large position independent code -m[no-]%-16s enable/disable %s architecture extension -ma2 generate code for A2 architecture -maltivec generate code for AltiVec -many generate code for any architecture (PWR/PWRX/PPC) -march=%s is not compatible with the selected ABI -march=<arch> set architecture -mcpu=<cpu> set cpu [default %s] -mbig, -mbig-endian, -be generate code for a big endian machine -mbooke generate code for 32-bit PowerPC BookE -mcell generate code for Cell Broadband Engine architecture -mcom generate code for Power/PowerPC common instructions -mcpu=<CPU version> Specify the CPU version -mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat} -mcrc generate CRC instructions -mno-crc do not generate CRC instructions -mdialect=%s is not valid. Expected normal or pseudoc -mdouble Mark generated file as using double precision FP insns -mdsp generate DSP instructions -mno-dsp do not generate DSP instructions -mdspr2 generate DSP R2 instructions -mno-dspr2 do not generate DSP R2 instructions -mdspr3 generate DSP R3 instructions -mno-dspr3 do not generate DSP R3 instructions -mdword Mark generated file as using a 8-byte stack alignment -me <filename> Redirect errors to a file -me300 generate code for PowerPC e300 family -me500, -me500x2 generate code for Motorola e500 core complex -me500mc, generate code for Freescale e500mc core complex -me500mc64, generate code for Freescale e500mc64 core complex -me5500, generate code for Freescale e5500 core complex -me6500, generate code for Freescale e6500 core complex -memb set PPC_EMB bit in ELF flags -merrors-to-file <filename> -mfar-mode | -mf Use extended addressing -mfdpic Assemble for the FDPIC ABI -mfix-loongson2f-jump work around Loongson2F JUMP instructions -mfix-loongson2f-nop work around Loongson2F NOP errata -mfix-loongson3-llsc work around Loongson3 LL/SC errata -mno-fix-loongson3-llsc disable work around Loongson3 LL/SC errata -mfix-vr4120 work around certain VR4120 errata -mfix-vr4130 work around VR4130 mflo/mfhi errata -mfix-24k insert a nop after ERET and DERET instructions -mfix-cn63xxp1 work around CN63XXP1 PREF errata -mfix-r5900 work around R5900 short loop errata -mgp32 use 32-bit GPRs, regardless of the chosen ISA -mfp32 use 32-bit FPRs, regardless of the chosen ISA -msym32 assume all symbols have 32-bit values -O0 do not remove unneeded NOPs, do not swap branches -O, -O1 remove unneeded NOPs, do not swap branches -O2 remove unneeded NOPs and swap branches --trap, --no-break trap exception on div by 0 and mult overflow --break, --no-trap break exception on div by 0 and mult overflow -mfix-loongson3-llsc work around Loongson3 LL/SC errata -mno-fix-loongson3-llsc disable work around Loongson3 LL/SC errata, default -mfix-loongson3-llsc work around Loongson3 LL/SC errata, default -mno-fix-loongson3-llsc disable work around Loongson3 LL/SC errata -mfpr-32 Mark generated file as only using 32 FPRs -mfpr-64 Mark generated file as using all 64 FPRs -mfuture generate code for 'future' architecture -mginv generate Global INValidate (GINV) instructions -mno-ginv do not generate Global INValidate instructions -mgpr-32 Mark generated file as only using 32 GPRs -mgpr-64 Mark generated file as using all 64 GPRs -mhard-float allow floating-point instructions -msoft-float do not allow floating-point instructions -msingle-float only allow 32-bit floating-point operations -mdouble-float allow 32-bit and 64-bit floating-point operations --[no-]construct-floats [dis]allow floating point values to be constructed --[no-]relax-branch [dis]allow out-of-range branches to be relaxed -mignore-branch-isa accept invalid branches requiring an ISA mode switch -mno-ignore-branch-isa reject invalid branches requiring an ISA mode switch -mnan=ENCODING select an IEEE 754 NaN encoding convention, either of: -minsn32 only generate 32-bit microMIPS instructions -mno-insn32 generate all microMIPS instructions -mips1 generate MIPS ISA I instructions -mips2 generate MIPS ISA II instructions -mips3 generate MIPS ISA III instructions -mips4 generate MIPS ISA IV instructions -mips5 generate MIPS ISA V instructions -mips32 generate MIPS32 ISA instructions -mips32r2 generate MIPS32 release 2 ISA instructions -mips32r3 generate MIPS32 release 3 ISA instructions -mips32r5 generate MIPS32 release 5 ISA instructions -mips32r6 generate MIPS32 release 6 ISA instructions -mips64 generate MIPS64 ISA instructions -mips64r2 generate MIPS64 release 2 ISA instructions -mips64r3 generate MIPS64 release 3 ISA instructions -mips64r5 generate MIPS64 release 5 ISA instructions -mips64r6 generate MIPS64 release 6 ISA instructions -march=CPU/-mtune=CPU generate code/schedule for CPU, where CPU is one of: -mips16 generate mips16 instructions -no-mips16 do not generate mips16 instructions -mips16 cannot be used with -micromips -misa-spec=%s is not valid. Expected v1, v2, v3, v4 o xbpf -mlibrary-pic Mark generated file as using position independent code for libraries -mlibresoc generate code for Libre-SOC architecture -mlittle, -mlittle-endian, -le generate code for a little endian machine -mljump is ignored for ck801/ck802 -mloongson-cam generate Loongson Content Address Memory (CAM) instructions -mno-loongson-cam do not generate Loongson Content Address Memory Instructions -mloongson-ext generate Loongson EXTensions (EXT) instructions -mno-loongson-ext do not generate Loongson EXTensions Instructions -mloongson-ext2 generate Loongson EXTensions R2 (EXT2) instructions -mno-loongson-ext2 do not generate Loongson EXTensions R2 Instructions -mloongson-mmi generate Loongson MultiMedia extensions Instructions (MMI) instructions -mno-loongson-mmi do not generate Loongson MultiMedia extensions Instructions -mmcu generate MCU instructions -mno-mcu do not generate MCU instructions -mmedia Mark generated file as using media insns -mmicromips generate microMIPS instructions -mno-micromips do not generate microMIPS instructions -mmicromips cannot be used with -mips16 -mmips16e2 generate MIPS16e2 instructions -mno-mips16e2 do not generate MIPS16e2 instructions -mmsa generate MSA instructions -mno-msa do not generate MSA instructions -mmt generate MT instructions -mno-mt do not generate MT instructions -mmuladd Mark generated file as using multiply add/subtract insns -mno-dword Mark generated file as using a 4-byte stack alignment -mno-force2bsr is ignored for ck801/ck802 -mno-force2bsr is ignored with -mbranch-stub -mno-pack Do not allow instructions to be packed -mno-regnames Do not allow symbolic names for registers -mno-solaris do not generate code for Solaris -mnopic Disable -mpic, -mPIC, -mlibrary-pic and -mfdpic -mpack Allow instructions to be packed -mpic Mark generated file as using small position independent code -mpower10, -mpwr10 generate code for Power10 architecture -mpower11, -mpwr11 generate code for Power11 architecture -mpower4, -mpwr4 generate code for Power4 architecture -mpower5, -mpwr5, -mpwr5x generate code for Power5 architecture -mpower6, -mpwr6 generate code for Power6 architecture -mpower7, -mpwr7 generate code for Power7 architecture -mpower8, -mpwr8 generate code for Power8 architecture -mpower9, -mpwr9 generate code for Power9 architecture -mppc, -mppc32, -m603, -m604 generate code for PowerPC 603/604 -mppc64, -m620 generate code for PowerPC 620/625/630 -mppc64bridge generate code for PowerPC 64, including bridge insns -mpwr generate code for POWER (RIOS1) -mpwrx, -mpwr2 generate code for POWER/2 (RIOS2) -mregnames Allow symbolic names for registers -mrelocatable support for GCC's -mrelocatble option -mrelocatable-lib support for GCC's -mrelocatble-lib option -msmartmips generate smartmips instructions -mno-smartmips do not generate smartmips instructions -msoft-float Mark generated file as using software FP -msolaris generate code for Solaris -mspe generate code for Motorola SPE instructions -mspe2 generate code for Freescale SPE2 instructions -mtitan generate code for AppliedMicro Titan core complex -mtomcat-debug Debug tomcat workarounds -mtomcat-stats Print out stats for tomcat workarounds -mvirt generate Virtualization instructions -mno-virt do not generate Virtualization instructions -mvle generate code for Freescale VLE instructions -mvsx generate code for Vector-Scalar (VSX) instructions -mxpa generate eXtended Physical Address (XPA) instructions -mno-xpa do not generate eXtended Physical Address (XPA) instructions -n32 create n32 ABI object file%s -nops=count when aligning, more than COUNT nops uses a branch -ppc476-workaround warn if emitting data to code sections -u ignored .%s outside of %s ... .COMMon length (%d.) < 0! Ignored. .COMMon length (%ld.) <0! Ignored. .COMMon length (%lu) out of range ignored .EQU must use a label .EXIT must appear within a procedure .REG expression must be a register .REG must use a label .SCOMMon length (%ld.) <0! Ignored. .abiversion expression does not evaluate to a constant .abort detected. Abandoning ship. .arch <arch> requires a matching --march=... option .arch stack is empty .arch: missing architecture name .arch_extension: missing architecture extension .asmfunc pseudo-op only available with -mccs flag. .asmfunc repeated. .asmfunc without function. .base64 string must have a terminating double quote character .base64 string terminated early .base64 string terminated unexpectedly .begin [no-]density is ignored .begin directive with no matching .end directive .begin directive without a preceding .ent directive .begin directive without a preceding .file directive .begin literal is deprecated; use .literal instead .begin/.bend in different segments .bend directive names unknown symbol .bend directive without a preceding .ent directive .bend directive without a preceding .file directive .bss size %d < 0! .bss size %ld < 0! .bss size argument missing .bundle_align_mode alignment too large (maximum %u) .bundle_lock is meaningless without .bundle_align_mode .bundle_lock sequence at %u bytes, but .bundle_align_mode limit is %u bytes .bundle_lock sequence is %u bytes, but bundle size is only %u bytes .bundle_lock with no matching .bundle_unlock .bundle_unlock without preceding .bundle_lock .callinfo is not within a procedure definition .cfi_endproc without corresponding .cfi_startproc .cfi_fde_data is not supported for this target .cfi_fde_data without corresponding .cfi_startproc .cfi_inline_lsda is not supported for this target .cfi_inline_lsda not valid for this frame .cfi_inline_lsda seen for frame without .cfi_lsda .cfi_lsda requires encoding and symbol arguments .cfi_personality requires encoding and symbol arguments .cfi_personality_id is not supported for this target .compiler directive missing language and version .compiler directive missing version .cpload not in noreorder section .cpu: missing cpu name .cv_%ccomp operand is an undefined symbol: %s .def pseudo-op only available with -mccs flag. .def pseudo-op used inside of .def/.endef: ignored. .def pseudo-op used inside of .def/.endef; ignored .dim pseudo-op used outside of .def/.endef: ignored. .dim pseudo-op used outside of .def/.endef; ignored .ef with no preceding .function .end [no-]density is ignored .end directive has no name .end directive missing or unknown symbol .end directive names different symbol than .ent .end directive names unknown symbol .end directive without a preceding .ent directive .end directive without a preceding .ent directive. .end directive without a preceding .file directive .end directive without matching .ent .end not in text section .end symbol does not match .ent symbol .end symbol does not match .ent symbol. .end%c encountered without preceding %s .end%s without preceding .%s .endasmfunc pseudo-op only available with -mccs flag. .endasmfunc without a .asmfunc. .endasmfunc without function. .endef pseudo-op used before .def; ignored .endef pseudo-op used outside of .def/.endef: ignored. .endfunc missing for previous .func .endfunc missing for previous .proc .ent directive has no name .ent directive has no symbol .ent directive without matching .end .ent or .aent not in text section .ent or .aent not in text section. .err encountered .error directive invoked in source file .es without preceding .bs .fail %ld encountered .field count '%d' out of range (1 <= X <= 32) .fill size clamped to %d .fmask outside of .ent .fnend directive without .fnstart .fpu: missing fpu name .frame outside of .ent .gnu_attribute %d,%d is incompatible with `%s' .gnu_attribute %d,%d is no longer supported .gnu_attribute %d,%d is not a recognized floating-point ABI .gnu_attribute %d,%d requires `%s' .handler directive has no name .ifeqs syntax error .incbin count zero, ignoring `%s' .inst.n operand too big. Use .inst.w instead .largecomm supported only in 64bit mode, producing .comm .linkonce is not supported for this object file format .literal not allowed inside .begin literal region .literal_position inside literal directive; ignoring .ln pseudo-op inside .def/.endef: ignored. .loc before .file .loc outside of .text .loc pseudo-op inside .def/.endef: ignored. .localentry expression for `%s' does not evaluate to a constant .localentry expression for `%s' is not a valid power of 2 .longcall pseudo-op seen when not relaxing .longjump pseudo-op seen when not relaxing .machine stack overflow .machine stack underflow .machinemode stack overflow .machinemode stack underflow .mask outside of .ent .mask/.fmask outside of .ent .module is not permitted after generating code .module used with unrecognized symbol: %s .name directive has no symbol .name directive not in link (.link) section .object_arch: missing architecture name .option pic%d not supported .option pic%d not supported in VxWorks PIC mode .option pop with no .option push .pdesc directive has no entry symbol .pdesc directive not in link (.link) section .pdesc doesn't match with last .ent .pdesc has a bad entry symbol .popsection without corresponding .pushsection; ignored .previous without corresponding .section; ignored .profiler pseudo requires at least two operands. .prologue directive without a preceding .ent directive .prologue within prologue .ref outside .csect .ref pseudo-op only available with -mccs flag. .sblock may be used for initialized sections only .scl pseudo-op used outside of .def/.endef: ignored. .scl pseudo-op used outside of .def/.endef; ignored .sect: subsection name ignored .set pop with no .set push .set syntax invalid .sframe not supported for target .size expression for %s does not evaluate to a constant .size pseudo-op used outside of .def/.endef: ignored. .size pseudo-op used outside of .def/.endef; ignored .space repeat count is negative, ignored .space repeat count is zero, ignored .space repeat count overflow, ignored .space, .nops or .fill specifies non-absolute value .space, .nops or .fill with negative value, ignored .space/.bes repeat count is negative, ignored .space/.bes repeat count is zero, ignored .stab%c is not supported .stab%c: description field '%x' too big, try a different debug format .stab%c: ignoring non-zero other field .stab%c: missing comma .stab%c: missing string .stabx of storage class stsym must be within .bs/.es .syntax %s requires command-line option `--no-underscore' .syntax %s requires command-line option `--underscore' .tag pseudo-op used outside of .def/.endef: ignored. .tag pseudo-op used outside of .def/.endef; ignored .tag requires a structure tag .tag target '%s' undefined .tc not in .toc section .tc with no label .tc with storage class %d not yet supported .type pseudo-op used outside of .def/.endef: ignored. .type pseudo-op used outside of .def/.endef; ignored .uleb128 only supports constant or subtract expressions .unwind_save does not support this kind of register .usect: non-zero alignment flag ignored .usepv directive has no name .usepv directive has no type .uses does not refer to a local symbol in the same section .uses pseudo-op seen when not relaxing .uses target does not refer to a local symbol in the same section .val expression is too complex .val pseudo-op used outside of .def/.endef: ignored. .val pseudo-op used outside of .def/.endef; ignored .var may only be used within a macro definition .vframepsp is meaningless, assuming .vframesp was meant .vliw unavailable when VLIW is disabled. .warning directive invoked in source file .word %s-%s+%s didn't fit .word case-table handling failed: table too large 0x%llx out of range of signed 32bit displacement 0x%llx shortened to 0x%llx 0x%lx out of range of signed 32bit displacement 0x%lx shortened to 0x%lx 0x%lx: "%s" type = %ld, class = %d, segment = %d 128-bit-wide accsess not allowed on selected system register '%s' 16-bit address isn't allowed in MPX instructions 16-bit addressing unavailable for `%s' 16-bit extension 16-bit instruction is disabled: %s. 16-bit jump out of range 16-bit overflow (%+ld) 16-bit relocation used in 8-bit operand 24-bit overflow (%+ld) 3-bit immediate out of range 32-bit address isn't allowed in 64-bit MPX instructions. 32-bit conditional branch generated 32-bit overflow (%+ld) 32bit mode not supported on `%s'. 6-bit displacement out of range 6-bit immediate out of range 62-bit relocation not yet implemented 64-bit operator src/dst register must be less than 15 64bit mode not supported on `%s'. 68040 and 68851 specified; mmu instructions may assemble incorrectly 8-bit displacement out of range 8-bit immediate out of range 8-bit overflow (%+ld) 8-bit relocation used in 16-bit operand 8-bit signed offset out of range (%+ld) : Immediate value in cbcond is out of range. : Instruction requires frs2 and frsd must be the same register : PC-relative operand can't be a constant : TLS operand can't be a constant : There are only 32 f registers; [0-31] : There are only 32 single precision f registers; [0-31] : There are only 64 f registers; [0-63] : asr number must be between 0 and 31 : crypto immediate must be between 0 and 31 : expected register name ccr : expected register name pc : expected register name r0-r7 : expecting %asrN : expecting crypto immediate : imm2 immediate operand out of range (0-3) : invalid ASI expression : invalid ASI name : invalid ASI number : invalid cpreg name : invalid membar mask expression : invalid membar mask name : invalid membar mask number : invalid prefetch function expression : invalid prefetch function name : invalid prefetch function number : invalid siam mode expression : invalid siam mode number : non-immdiate imm2 operand : processing macro, real opcode handle not found in hash : unrecognizable ancillary state register : unrecognizable hyperprivileged register : unrecognizable privileged register :b not permitted; defaulting to :w :lower16: not allowed in this instruction :operand has too many bits :operand value(%d) too big for constraint :unknown relocation constraint size :upper16: not allowed in this instruction <abi name> specify for ABI <abi name> <abi> Specify a abi version <abi> could be v1, v2, v2fp, v2fpp <abi> assemble for floating point ABI <abi> <abs> <arch name> Assemble for architecture <arch name> <arch name> could be v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s <arch name> assemble for architecture <arch name> <baseline> Assemble for baseline <baseline> <baseline> could be v2, v3, v3m <cpu name> assemble for CPU <cpu name> <dsp name> assemble for DSP architecture <dsp name> <fpu name> assemble for FPU architecture <fpu name> <freg> Specify a FPU configuration <freg> 0: 8 SP / 4 DP registers 1: 16 SP / 8 DP registers 2: 32 SP / 16 DP registers 3: 32 SP / 32 DP registers <gnu build note> <imm8>,X <label> <mode> controls implicit insertion of IT instructions <unknown> <ver> assemble for eabi version <ver> ? section flag ignored with G present @%s is not a complex relocation. @%s operator can be used with `%s', but format is wrong @%s operator cannot be used with `%s' @%s operator requires 32-bit base register @%s operator requires 32-bit dest register @%s operator requires 32-bit or 64-bit dest register @%s operator requires 64-bit dest register @%s operator requires `%seax' as base register @%s operator requires `%seax' as dest register @%s operator requires `%seax/%srax' as base register @%s operator requires `%sebx' as base register @%s operator requires `%sebx' as index register @%s operator requires `%srdi' as dest register @%s operator requires `%srip' as base register @%s operator requires base register @%s operator requires no SIB @%s operator requires no base register @%s operator requires no base/index register @%s operator requires scale factor of 1 @%s reloc is not supported with %d-bit output format @tls may not be used with "%s" operands @tls may only be used in last operand A bignum/flonum may not be a displacement: 0x%llx used A bignum/flonum may not be a displacement: 0x%lx used A jump instruction with long immediate detected at the end of the ZOL label @%s A non-constant expression is not permitted here A parameter named `%s' already exists for macro `%s' A status register or status bit name is required A0.2,A0.3,A1.2,A1.3 required for QUICKRoT register AAARG -> unhandled constant reloc: %d ADD/SUB sp, sp #imm ADL mode instruction ADR ADRL used for a symbol not defined in the same file AR %d can only be accessed by %c-unit AR register not found in indirect reference ARC-specific assembler options: ARM register expected AUDIO ISA extension AVR Assembler options: -mmcu=[avr-name] select microcontroller variant [avr-name] can be: avr1 - classic AVR core without data RAM avr2 - classic AVR core with up to 8K program memory avr25 - classic AVR core with up to 8K program memory plus the MOVW instruction avr3 - classic AVR core with up to 64K program memory avr31 - classic AVR core with up to 128K program memory avr35 - classic AVR core with up to 64K program memory plus the MOVW instruction avr4 - enhanced AVR core with up to 8K program memory avr5 - enhanced AVR core with up to 64K program memory avr51 - enhanced AVR core with up to 128K program memory avr6 - enhanced AVR core with up to 256K program memory avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible in RAM avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM avrtiny - AVR Tiny core with 16 gp registers Aborting because statement has "%s" Absolute PC-relative value in relaxation code. Assembler error..... Absolute value in relaxation code. Assembler error..... Accessing `%s' as thread-local object Accessing function `%s' as thread-local object Addend to unresolved symbol is not on word boundary. Addend to unresolved symbol not on word boundary. Address mode *+ARx is not allowed in memory-mapped register addressing. Resulting behavior is undefined. Address mode *+ARx is write-only. Results of reading are undefined. Address of immediate operand Addressing mode not implemented yet. Adjusted signed .word (%#lx) overflows: `switch'-statement too large. Adjusted signed .word (%ld) overflows: `switch'-statement too large. Alignment (%lu) too large: 15 assumed. Alignment must be a power of 2 Alignment negative: 0 assumed Alignment negative: 0 assumed. Alignment too large: %d assumed Alignment too large: %d. assumed Alignment too large: %d. assumed. Alpha options: -32addr treat addresses as 32-bit values -F lack floating point instructions support -mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall specify variant of Alpha architecture -m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m21264a | -m21264b these variants include PALcode opcodes An IMM instruction should not be present in the .s file An illegal use of delay slot detected at the end of the ZOL label @%s An immediate value in a source operand is inappropriate And EXT is combination (+EXT - add, -EXT - remove) of: Architecture mismatch on "%s %s". Architecture variants are: Argument of .vec_size is expected 4 or 16, actual: %d. Argument of .vec_size is not a constant. Argument to .BLOCK/.BLOCKZ must be between 0 and 0x3fffffff Argument to .even ignored Assembler messages: At least one PR argument expected At least two PR arguments expected Attempt to purge non-existing macro `%s' Attempt to put a common symbol into set %s Attempt to put an undefined symbol into set %s Attempt to redefine register set `%s' Attribute name not recognised: %s Auto increment/decrement offset '%ld' is out of range. Auxiliary register AR0--AR7 required for indirect BAD MUL BALIGN immediate not 0, 1, 2 or 3 (%lu) BFD is out of sync with GAS, unhandled well-known section type `%s' BPF options: -EL generate code for a little endian machine -EB generate code for a big endian machine -mdialect=DIALECT set the assembly dialect (normal, pseudoc) -misa-spec set the BPF ISA spec (v1, v2, v3, v4, xbpf) -mxbpf alias for -misa-spec=xbpf BSPEC already active. Nesting is not supported. BSPEC without ESPEC. BSS length (%d) < 0 ignored BSS length (%d.) <0! Ignored. BYTE expression not a pure number BYTE expression not in the range 0..255 Bad .fmask directive Bad .frame directive 1./2. param Bad .frame directive 3./4. param Bad .mask directive Bad COFF version '%s' Bad CPU version '%s' Bad RA (%d) register for .frame Bad base register, using $%d. Bad call to MD_ATOF() Bad call to MD_NTOF() Bad call to md_atof () Bad call to md_atof () - floating point formats are not supported Bad call to md_atof() Bad cfg of ginsn of func '%s' Bad direct addressing construct %s Bad displacement %d (require 0--255) Bad expression: @%s + %s. Bad opcode table, broken assembler. Bad opcode-table-option, check in file ns32k-opcode.h Bad operand Bad operand for a load instruction: <%s> Bad operand for a store instruction: <%s> Bad operand for constant offset Bad operand value: %s Bad parameter list for macro `%s' Bad register name Bad register name %s Bad register range Bad relocation fixup type (%d) Bad relocation type: 0x%02x Bad segment (should be absolute). Bad segment in expression. Bad sequence number: !%s!%s Bad shift *direction Bad shift mode Bad size Bad suffix after ':' use {b|w|d} Defaulting to d Bad suffix, defaulting to d Badly formed address expression Banked registers are not available with this architecture. Big number is too big Bignum not permitted in short literal. Immediate mode assumed. Bignum too big for %c format; truncated Bignum too big for long Bit field out of range Both arguments must be substitution symbols Both the_insn.HI and the_insn.LO are set : %s Brackets in operand field incorrect Branch to unaligned address Broken assembler. No assembly attempted. Buggy opcode: `%s' "%s" C-SKY ABI v1 (ck510/ck610) does not support -mbranch-stub C-SKY assembler options: C0 - C15 expected C0 - C7 expected C54x-specific command line options: C8 - C9 expected CDE Coprocessor must be in range 0-7 CFI instruction used without previous .cfi_startproc CFI is not supported for this target CFI state restore without previous remember CPU mode is unsupported by target CPU version has already been set CPU11: PC is destination of SR altering instruction CPU12: CMP/BIT with PC destination ignores next instruction CPU13: SR is destination of SR altering instruction CPU19: Instruction setting CPUOFF must be followed by a NOP CPU8: Stack pointer accessed with an odd offset CRIS-specific options: C_EFCN symbol for %s out of scope Calling gen_cond_branch_32 for .arch common_v10_v32 Can not do %d byte %srelocation Can not do %d byte pc-relative pic relocation Can not do %d byte pc-relative relocation Can not do %d byte pc-relative relocation for storage type %d Can not do %d byte pic relocation Can not do %d byte relocation Can not do %d byte relocation for storage type %d Can not find match relax hint. Line: %d Can not represent %s relocation in this object file format Can not set dlx_skip_hi16_flag Can't add stop bit to mark end of instruction group Can't change spaces within a procedure definition. Ignored Can't change subspaces within a procedure definition. Ignored Can't deal with expression; defaulting to %ld Can't do flonum short literal: immediate mode used. Can't find opcode to match operands Can't handle O_big in s390_exp_compare Can't redirect stderr to the file '%s' Can't relax difference Can't relocate expression Can't set GP value Can't set register masks Can't use long branches on this architecture Can't work out size of operand. Cannot allocate unwind descriptor Cannot assemble instruction Cannot convert `%s' in 16-bit mode Cannot convert `%s' with `-momit-lock-prefix=yes' in effect Cannot define export symbol: %s Cannot define static symbol: %s Cannot express %s%d%s relocation Cannot find relocation type for symbol %s, code %d Cannot generate relocation type for symbol %s, code %s Cannot handle fixup Cannot make %s relocation PC relative Cannot represent %s relocation in object file Cannot represent exponent in %d bits Cannot represent relocation type %s Cannot use POPM to restore the SR register Cannot use special register with this instruction Case value %ld unexpected at line %d of file "%s" Changing of CPU version on the fly not supported Changing processor generation on fly not supported... Chose GP value of %lx Closing bracket missing Comma and symbol expected for '.asg STRING, SYMBOL' Comma and symbol expected for '.eval EXPR, SYMBOL' Comma expected Comma expected Comma expected after section name Command-line value overrides ".cpu" directive Common alignment negative; 0 assumed Common alignment not a power of 2 Complex expression not supported Complicated LAPC target operand is not a multiple of two. Use LAPC.D Condition "%s" does not match preceding group Condition "%s" uses a different accumulator from a preceding condition Condition <%c%c> in structured control directive can not be encoded correctly Constant expression %d out of range, [%d, %d]. Conversion of PC relative BSR to absolute JSR Conversion of PC relative branch to absolute jump Conversion of PC relative conditional branch to absolute jump Conversion of PC relative displacement to absolute Copyright (C) 2025 Free Software Foundation, Inc. Could not set architecture and machine Could not set architecture and machine. Couldn't generate extension instruction opcodes Creating sections with .xdataN/.xrealN/.xstringZ is deprecated. Current section is uninitialized, section name required for .clink D register out of range for selected VFP version D10V options: -O Optimize. Will do some operations in parallel. --gstabs-packing Pack adjacent short instructions together even when --gstabs is specified. On by default. --no-gstabs-packing If --gstabs is specified, do not pack adjacent instructions together. DSP RAM pointer in incorrect unit DSP extension Dangerous simultaneous use of `f%d' and `f%d' Default target `%s' is not supported. Delayed branches not available on SH1 Deprecated S390 options: -Aesa assemble for processor IBM S/390 G5 (g5/arch3) -Aesame assemble for processor IBM zSeries 900 (z900/arch5) Deprecated syntax. Destination accumulator for each part of this parallel instruction must be different Destination register must be ARn Destination register must be R0 or R1 Destination register must be R2 or R3 Destination registers may not be the same Different arguments of .vec_size are found, previous %d, current %d Direct value of %ld is not suitable Directive invalid within a bundle Displacement length %s ignored! Displacement too large for :d Displacement value of %ld is too large Divide instructions support Don't know how to figure out width of %c in md_assemble() Don't know how to handle this field. %s Don't know how to relocate plain operands of type %s Dot Product instructions cannot be conditional, the behaviour is UNPREDICTABLE Duplicate %s conditional Duplicate equal sign (=) in instruction Duplicate predicate register ignored EBCDIC constants are not supported ECOFF debugging is disabled. ELF options: -k -pic enable PIC mode -Q[y|n] ignored ENDLOOP without corresponding LOOP EPIPHANY specific command line options: ESPEC without preceding BSPEC Empty argument of .endp Empty argument of .proc Epilogue count of %lu exceeds number of nested prologues (%u) Equal parallel destination registers, one result will be discarded Error %s in %s Error in argument %d. Expecting: "%s" Error in expression Error in relocation handling Error in statement syntax Error setting flags for "%s": %s Error: Even number required. Rounded to %d Even register not allowed here Executing %s in IU in reverse serial may not work Executing %s in IU may not work Executing %s in IU may not work in parallel execution Executing %s in reverse serial with %s may not work Expected '(' Expected ')' Expected ':' Expected '[' Expected ']' Expected comma after common length Expected comma after name Expected comma after name "%s" Expected comma after symbol-name Expected comma after symbol-name: rest of line ignored. Expected immediate expression Expected quoted string Expected register, got '%s'. Expected separator `=' Expected simple number. Expecting '%c' Expecting a constant value Expecting a register name Expecting a register. Expecting character constant argument Expecting comma after CPU errata name, not: %s Expecting operand after ',' Expecting operand after ','; got nothing Expecting operand before ','; got nothing Expecting register D for indexed indirect mode. Expecting second argument Explicit stops are ignored in auto mode Expression Error for operand modifier %%hi/%%lo Expression inside %%%s could not be parsed Expression out of range, using 0 Extended addressing not supported on the specified CPU Extra ) Extra junk in function call, expecting ')' Extra junk on line FATAL: Attaching compiler header %s FIRST not supported as a .SUBSPACE argument FP branch in delay slot FP branch preceded by FP compare; NOP inserted FPU DP extension FPU SP extension FPU fused-multiply-add instructions FRAME parameter must be a multiple of 8: %d FRV specific command line options: FT32 options: Failed to create property section `%s' Failed to find a valid mode for `%s'. Failed to find real start of function: %s Fatal error: Field not properly aligned [%d] (%d). Field out of range [%d..%d] (%d). File '%s' not in macro archive format First invalid token: "%s" First opcode is long. Unable to mix instructions as specified. First operand to .%s must be a predicate First operand to .%s not a register First operand to .%s not a valid register First operand to .altrp not a valid branch register First operand to .fframe must be a constant First operand to .prologue must be a positive 4-bit constant First operand to .restore must be stack pointer (sp) First operand to .save not a register First operand to .save not a valid register First operand to .save.b must be a positive 5-bit constant First operand to .save.g must be a positive 4-bit constant First operand to .save.gf must be a non-negative 4-bit constant First operand to .unwabi must be a constant First operand to .vframe must be a general register Fix data dependency: %s %s -- %s %s (insert %d nop!/%d) Fix data dependency: %s %s -- %s %s (insert 1 pflush/%d) Float AC not legal as integer operand Floating point number not valid in expression Floating point register in register list Forced short literal to immediate mode. now_seg=%s to_seg=%s Forcing byte displacement Found '{' after explicit switch to automatic mode Found '{' when already bundling. Found '{' when manual bundling is already turned on Found '}' when manual bundling is off Found '}' when not bundling. Found use of non-canonical register name %s; use %s instead. Freescale XGATE co-processor options: -mshort use 16-bit int ABI (default) -mlong use 32-bit int ABI -mshort-double use 32-bit double ABI -mlong-double use 64-bit double ABI (default) --mxgate specify the processor variant [default %s] --print-insn-syntax print the syntax of instruction in case of error --print-opcodes print the list of instructions with syntax --generate-example generate an example of each instruction Function expects two arguments GAS auto-detection mode and -march=all is deprecated for MVE, please use a valid -march or -mcpu option. GINSN process for prev func not done GINSN: found unreachable code in func '%s' GNU assembler %s GNU assembler version %s (%s) using BFD version %s GOT already in symbol table GOT already in the symbol table GOT bad expression with %s. GP prologue size exceeds field size, using 0 instead Garbage at end of instruction Garbage at end of instruction: `%s'. Gas failure, reloc type #%i Gas failure, reloc type %s Gas failure, reloc value %d General register not legal as float operand Group section `%s' has no group signature HI/LO registers should be specified together HI/LO registers should be specified without additional registers Hardware capability "%s" not enabled for "%s". Hi-register ADD, MOV, CMP using pc Hi-register ADD, MOV, CMP, BX, BLX using pc I don't need or use temp. file "%s". I don't use an interpass file! -V ignored IA-64 options: --mconstant-gp mark output file as using the constant-GP model (sets ELF header flag EF_IA_64_CONS_GP) --mauto-pic mark output file as using the constant-GP model without function descriptors (sets ELF header flag EF_IA_64_NOFUNCDESC_CONS_GP) -milp32|-milp64|-mlp64|-mp64 select data model (default -mlp64) -mle | -mbe select little- or big-endian byte order (default -mle) -mtune=[itanium1|itanium2] tune for a specific CPU (default -mtune=itanium2) -munwind-check=[warning|error] unwind directive check (default -munwind-check=warning) -mhint.b=[ok|warning|error] hint.b check (default -mhint.b=error) -x | -xexplicit turn on dependency violation checking IP2K specific command line options: IT blocks containing 16-bit Thumb instructions of the following class are performance deprecated in ARMv8-A and ARMv8-R: %s IT blocks containing 32-bit Thumb instructions are performance deprecated in ARMv8-A and ARMv8-R IT blocks containing more than one conditional instruction are performance deprecated in ARMv8-A and ARMv8-R IT falling in the range of a previous IT block IU instruction may not be in the left container Ignoring attempt to re-define symbol Ignoring attempt to re-define symbol %s Ignoring attempt to re-define symbol `%s'. Ignoring attempt to spill beyond end of region Ignoring changed section attributes for %s Ignoring statement due to "%s" Illegal 32 bit - processor register (`%s') in Instruction: `%s' Illegal AR register in indirect reference Illegal Scale - `%d' Illegal `cinv' parameter: `%c' Illegal `mask16' operand, operation is undefined - `%s' Illegal co-processor register in instruction `%s' Illegal co-processor special register in instruction `%s' Illegal combination of relocation functions Illegal emulated instruction Illegal index register pair (`%s') in Instruction: `%s' Illegal instruction or not implemented opcode. Illegal operand (arg %d) Illegal operand separator `%c' Illegal operand. Illegal operands Illegal operands (whitespace): `%s' Illegal operands%s Illegal operands: %%%s can be only used with call __tls_get_addr Illegal operands: %%%s cannot be used together with other relocs in the insn () Illegal operands: %%%s requires arguments in () Illegal operands: %%r_%s%d requires arguments in () Illegal operands: %%r_plt in %d-byte data field Illegal operands: %%r_tls_dtpoff in %d-byte data field Illegal operands: Can't add non-constant expression to %%%s() Illegal operands: Can't do arithmetics involving %%%s() of a relocatable symbol Illegal operands: Can't do arithmetics other than + and - involving %%%s() Illegal operands: Only %%r_%s%d allowed in %d-byte data fields Illegal operands: garbage after %%r_%s%d() Illegal processor register (`%s') in Instruction: `%s' Illegal register (`%s') in Instruction: `%s' Illegal register (`%s') in instruction: `%s' Illegal register `%s' in Instruction `%s' Illegal register `%s' in cop-register list Illegal register `%s' in cop-special-register list Illegal register `%s' in instruction `%s' Illegal register `%s' in register list Illegal register `%s' in user register list Illegal register pair (`%s') in Instruction: `%s' Illegal register pair `%s' in Instruction `%s' Illegal section name `%s' (causes unwind section name clash) Illegal type of operand (arg %d) Immediate operand %ld is inappropriate for size of instruction Immediate operand is not allowed for operand %d. Immediate overflow. format: %c%c%s arg: %s Immediate value %ld is out of range for instruction %s Immediate value %ld too large Immediate value for mbar > 32. using <value %% 32> Immediate value not in 16 bit range: %ld Immediate value not in 16 bit signed range: %ld Immediate value not in 16 bit unsigned range: %ld Immediate value not in 4 bit unsigned range: %ld Immediate value not in 5 bit unsigned range: %ld Immediate value not in 6 bit range: %ld Immediate value not in 6 bit unsigned range: %ld Immediate value not in 8 bit range: %ld Immediate value not in 8 bit signed range: %ld Immediate value not in 8 bit unsigned range: %ld Immediate value of %ld is too large Immediate value of %ld is too large for ldf Immediates %d and %d will give undefined behavior. Improper bs immediate (%lu) Improper rnum immediate (%lu) Improper use of OP1_IMM_IMPLIED Improper use of OP1_MUST_BE_IMM Incompatible first and second operands in instruction Incorrect fr_opcode value in frag. Internal error..... Incorrect number of operands Incorrect number of operands given Incorrect syntax, %s. Increment/decrement value is out of range: `%ld'. Index can only be applied to rotating or indirect registers Index must be a general register Index one must be [2,3] and index two must be two less than index one. Index out of range 0..%u Index register IR0,IR1 required for displacement Indexed indirect mode is not allowed for movb/movw. Indirect indexed addressing is not valid for 68HC11. Indirect register index must be a general register Infinite loop encountered whilst attempting to compute the addresses of symbols in section %s Infinities are not supported by this target Info: Initial .body should precede any instructions Initial .prologue should precede any instructions Insn %s has a jump/branch instruction %s in its delay slot. Insn %s has an instruction %s with limm in its delay slot. Insn slot not set in unwind record. Instruction %s not allowed in a delay slot. Instruction %s not supported in the baseline. Instruction '%s' requires an LP cpu version Instruction '%s' requires far mode addressing Instruction `%s' is not recognized. Instruction does not fit in available delay slots (%d-word insn, %d slot left) Instruction does not fit in available delay slots (%d-word insn, %d slots left) Instruction does not fit in available delay slots (%d-word insn, %d slot left). Resulting behavior is undefined. Instruction does not fit in available delay slots (%d-word insn, %d slots left). Resulting behavior is undefined. Instruction does not support =N addresses Instruction form not available on this architecture. Instruction formats for `%s': Instruction in R container is squashed by flow control instruction in L container. Instruction must be executed in parallel Instruction must be executed in parallel with another instruction. Instruction not permitted on this architecture Instruction not supported by this architecture Instruction uses long version, so it cannot be mixed as specified Instructions do not use parallel execution pipelines. Instructions may not be executed in parallel Instructions share the same execution pipeline Instructions using long offset modifiers or absolute addresses are not repeatable. Resulting behavior is undefined. Instructions which cause PC discontinuity are not allowed in a delay slot. Resulting behavior is undefined. Intel MCU doesn't support `%s' architecture Intel MCU is 32bit ELF only Intel MCU is 32bit only Internal Error: Can't find %s in hash table Internal bug. Try to use 0(r%d) instead of @r%d Internal consistency error. check ns32k-opcode.h Internal error (%s). Internal error at %s:%d. Internal error found in md_convert_frag: offset %ld. Please report this. Internal error in %s at %s:%d. Internal error: .relax_hint KEY is not a number! Internal error: Range error. %s Internal error: Relax hint (%s) error. %s: %s (%x) Internal error: Unable to find containing space for %s. Internal error: Unknown fixup type %d (`%s') Internal error: can't find opcode `%s' for `%s' Internal error: don't know how to force %s to end of instruction group Internal error: losing opcode: `%s' "%s" Internal error: not support relax now Internal logic error in iif.iifP[].type Internal logic error in iif.iifP[n].type Internal logic error. Line %d, file: "%s" Internal logic error. line %d, file "%s" Invalid --compress-debug-sections option: `%s' Invalid --elf-stt-common= option: `%s' Invalid --gdwarf-cie-version `%s' Invalid --generate-missing-build-notes option: `%s' Invalid --scfi= option: `%s'; suggested option: experimental Invalid --size-check= option: `%s' Invalid .CALL argument: %s Invalid .CALLINFO argument: %s Invalid .SPACE argument Invalid .SUBSPACE argument Invalid .insn format Invalid Add Condition: %s Invalid Add and Branch Condition Invalid Branch On Bit Condition: %c Invalid COPR identifier Invalid CPU is specified: %s Invalid CST4 operand value (arg %d) Invalid Compare and Branch Condition Invalid Compare/Subtract Condition Invalid Compare/Subtract Condition: %s Invalid DISPU4 operand value (arg %d) Invalid EXTENSION is specified: %s Invalid FP Compare Condition: %s Invalid FP Operand Format: %3s Invalid FTEST completer: %s Invalid Floating Point Operand Format. Invalid Indexed Load Completer Syntax. Invalid Indexed Load Completer. Invalid Logical Instruction Condition. Invalid Nullification: (%c) Invalid PIC expression. Invalid SFU identifier Invalid Shift/Extract/Deposit Condition. Invalid Short Load/Store Completer. Invalid Store Bytes Short Completer Invalid Unit Instruction Condition. Invalid accumulator register. Invalid argument %d to .prologue. Invalid argument description: %d Invalid argument location: %s Invalid argument to --isa option: %s Invalid argument to --mach option: %s Invalid auxiliary register (use AR0-AR7) Invalid character %s before %s operand Invalid character %s in %s operand Invalid character %s in opcode Invalid combination of instructions for bundle. Invalid default architecture, broken assembler. Invalid destination register for this instruction, use 'tfr'. Invalid destination register. Invalid directive Invalid displacement in indirect reference Invalid dmad syntax '%s' Invalid duplicate use of `%c%d' Invalid expression after # number Invalid expression after %%%% Invalid expression. Invalid field selector. Assuming F%%. Invalid field size, must be from 1 to 32 Invalid floating point number Invalid immediate write operand. Invalid indexed indirect mode. Invalid indexed register, expecting register X. Invalid indexed register, expecting register Y. Invalid indexed register. Invalid indirect addressing mode Invalid indirect addressing mode displacement %d Invalid instruction %s Invalid instruction: "%s" Invalid label '%s' Invalid left/right combination completer Invalid length (use 0 to %d) Invalid mnemonic '%s' Invalid mode: %s Invalid number Invalid offset value for %s Invalid opcode/operands Invalid operand (s) for parallel instruction "%s" Invalid operand (use 1, 2, or 3) Invalid operand for `%s' Invalid operand for register offset Invalid operand: immediate value used as address. Invalid operand: immediate value used as base address. Invalid operands Invalid operands %s Invalid operands for %s Invalid operation on symbol Invalid operator for operand. Invalid or illegal addressing mode combined with scaled-index Invalid pc-relative relocation Invalid permutation completer Invalid record type for P3 format. Invalid record type for format B1 Invalid record type for format P6 Invalid record type for format X1 Invalid record type for format X3 Invalid register for dbcc/tbcc instruction. Invalid register for post/pre increment. Invalid register for postdecrement operation Invalid register for predecrement operation Invalid register for preincrement operation Invalid register for single precision fmpyadd or fmpysub Invalid register in register list Invalid register list for ldm/stm Invalid register number at '%.6s' Invalid register specification. Invalid register. Invalid register: 'r%d' Invalid register: r0 and r15 illegal Invalid scaled-indexed mode, use (b,w,d,q) Invalid simultaneous use of `f%d' and `f%d' Invalid source register for this instruction, use 'tfr'. Invalid source register. Invalid status register "%s" Invalid subscript (use 1 to %d) Invalid suffix for literal pool entry Invalid syntax in External addressing mode Invalid syntax in Memory Relative addressing mode Invalid syntax in PC-relative addressing mode Invalid use of `%c%d' as output operand Invalid use of `r%d' as base update address operand Invalid use of parallelization operator. Invalid width value for %s JALX to a symbol in the same ISA mode Jump/Branch instruction detected at the end of the ZOL label @%s Junk after '}': '%s' Junk at end of line, %s. Kernel instruction detected at the end of the ZOL label @%s Known MCU names: LARCH options: LDP instruction needs a 24-bit operand LOC expression stepping backwards is not supported LOC to section unknown or indeterminable at first pass LR and PC should not both be in register list Label "$%d" redefined Label "%s" matches a CPU register name Label must be first in a bundle Label required for .tag Leading plus sign not allowed in core mode Length of .comm "%s" is already %ld. Not changed to %d. Length of .comm "%s" is already %ld. Not changed to %ld. Length of .lcomm "%s" is already %ld. Not changed to %ld. Length of .scomm "%s" is already %ld. Not changed to %ld. Length specification ignored. Address mode 9F used Line %d: unknown relocation type: 0x%x. Line numbers must be positive integers Literal loads Long instructions may not be combined. Low order bits truncated in immediate float operand M340 specific opcode used when assembling for M210 MCORE specific options: -{no-}jsri2bsr {dis}able jsri to bsr transformation (def: dis) -{no-}sifilter {dis}able silicon filter behavior (def: dis) -cpu=[210|340] select CPU type -EB assemble for a big endian system (default) -EL assemble for a little endian system MCU option requires a name MDRD value must be between 1 and 8 MIPS PIC call to register other than $25 MIPS options: -EB generate big endian output -EL generate little endian output -g, -g2 do not remove unneeded NOPs or swap branches -G NUM allow referencing objects up to NUM bytes implicitly with the gp register [default 8] MN10200 options: none yet MN10300 assembler options: none yet MRI style ORG pseudo-op not supported MSP430 options: -mmcu=<msp430-name> - select microcontroller type -mcpu={430|430x|430xv2} - select microcontroller architecture MT specific command line options: MU instruction may not be in the right container MVE vector or ARM register expected MVE vector register Q[0..7] expected MVE vector register expected MVE vector register in the range [Q0..Q7] expected Macro `%s' was already defined Macro nesting is too deep Maximum %d bits may be set in `mask16' operand MeP specific command line options: -EB assemble for a big endian system -EL assemble for a little endian system (default) -mconfig=<name> specify a chip configuration to use -maverage -mno-average -mmult -mno-mult -mdiv -mno-div -mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff -mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32 enable/disable the given opcodes If -mconfig is given, the other -m options modify it. Otherwise, if no -m options are given, all core opcodes are enabled; if any enabling -m options are given, only those are enabled; if only disabling -m options are given, only those are disabled. Memory mapped register "%s" out of range Miscellaneous 16-bit instructions Misplaced .entry. Ignored. Missing '(' after substitution symbol function Missing ')' Missing ')' in subscripted substitution symbol expression Missing ',' Missing '}' at end of file Missing '}': '%s' Missing ) Missing ) in ra(rb) Missing .EXIT for a .ENTRY Missing .callinfo Missing .callinfo for this procedure Missing .callinfo. Missing .endp after previous .proc Missing .exit Missing .label_state %ld Missing .procend Missing Branch On Bit Condition Missing `]' to close indexed-indirect mode. Missing `]' to close register indirect operand. Missing arguments for opcode <%s>. Missing forced substitution terminator ':' Missing function name for .PROC Missing function name for .PROC (corrupted label chain) Missing label name on .LABEL Missing macro name Missing matching brackets : `%s' Missing operand Missing operand. Missing parameter qualifier for `%s' in macro `%s' Missing predicate relation type Missing second register for indexed-indirect mode. Missing second register or offset for indexed-indirect mode. Missing size argument Missing symbol name in directive Missing value for required parameter `%s' of macro `%s' Mixing of normal and extended addressing not supported Mixing register syntax, with and without '$'. More than one AR register found in indirect reference More than one displacement found in indirect reference More than one relocation op per insn Motorola 68HC11/68HC12/68HCS12 options: -m68hc11 | -m68hc12 | -m68hcs12 | -mm9s12x | -mm9s12xg specify the processor [default %s] -mshort use 16-bit int ABI (default) -mlong use 32-bit int ABI -mshort-double use 32-bit double ABI -mlong-double use 64-bit double ABI (default) --force-long-branches always turn relative branches into absolute ones -S,--short-branches do not turn relative branches into absolute ones when the offset is out of range --strict-direct-mode do not turn the direct mode into extended mode when the instruction does not support direct mode --print-insn-syntax print the syntax of instruction in case of error --print-opcodes print the list of instructions with syntax --xgate-ramoffset offset ram addresses by 0xc000 --generate-example generate an example of each instruction (used for testing) Multiple .cpu directives found Multiple BFD_RELOC_NDS32_PTR_RESOLVED patterns are not supported yet! Multiply instructions support Must be in a space before changing or declaring subspaces. NOTE: Such forms are deprecated and will be rejected by a future version of the assembler NS32K options: -m32032 | -m32532 select variant of NS32K architecture --disp-size-default=<1|2|4> NaN flavors are not supported by this target NaNs are not supported by this target Name # Modes Min ops Max ops Modes mask # Used Nan, using zero. Need #1 or #2 here Neon double or quad precision register expected Neon quad precision register expected Neon single or double precision register expected Nested procedures No !literal!%ld was found No !tlsgd!%ld was found No !tlsldm!%ld was found No .ENTRY for this .EXIT No addend allowed in @fptr() relocation No comma after .pdesc <entryname> No compiled in support for %d bit object file format No current frame No instruction found No instruction or missing opcode. No lda !gpdisp!%ld was found No ldah !gpdisp!%ld was found No operator No relocation operand No such entry in list. (cpu/mmu register) No such opcode No symbol after .code_address No symbol after .linkage No valid label relocation operand Non-absolute symbol: '%s'. Non-constant symbols not allowed Non-global symbol: '%s' can't be a weak_definition. Not a defined coldfire architecture Not a function type Not a symbolic expression Not enough operands Not in a space. Not in a subspace. Not support instruction %s in verbatim. Number of elements must be positive Number too large OPF immediate operand out of range (0-0x1ff) Odd numbered register used as target of multi-register instruction Odd register not allowed here Offset is outside of 15 bit range Offset on nested structures is ignored Offset out of 16-bit range for movw/movb insn: %ld Offset out of 16-bit range: %ld. Offset out of 5-bit range for movw/movb insn: %ld Offset out of 5-bit range for movw/movb insn: %ld. Offset out of 9-bit range for movw/movb insn: %ld One of these instructions may not be executed in parallel. Only constant offsets are supported Only constant space allocation is supported Only one .compiler pseudo-op per file! Only one .copyright pseudo-op per file! Only one .version pseudo-op per file! Only one comparison conditional allowed Only one overflow conditional allowed Only the first path encountering the conflict is reported Opcode %s not available in this mode Opcode `%s' is not recognized. Opcode `%s' with these operand types not available in %s mode Opcode `%s' with these operand types not available in H8/300 mode Opcode `%s' with these operand types not available in H8/300H mode Opcode `%s' with these operand types not available in H8/300S mode Opcode(%d.%s): Operand "%s" out of range (use 1 or 2) Operand %d to .%s must be a constant Operand %d to .%s must be a preserved register Operand %d to .%s must be a writable register Operand %u of `%s' should be %s Operand '%s' out of range (%d <= x <= %d) Operand `%x' not recognized in fixup16. Operand `%x' not recognized in fixup8. Operand has odd displacement (arg %d) Operand is not a constant. `%s' Operand mismatch Operand of .vframe contradicts .prologue Operand out of 16-bit range: `%ld'. Operand out of 16-bit range: `%lld'. Operand out of 8-bit range: `%ld'. Operand out of 8-bit range: `%lld'. Operand out of range (arg %d) Operand out of range for a relative branch: `%ld' Operand out of range, %s. Operand to .copy_state must be a constant Operand to .label_state must be a constant Operand to .save.f must be a positive 20-bit constant Operand to .spill must be a constant Operand to .vframesp must be a constant (sp-relative offset) Operand value is not within upper 64 KB (arg %d) Operands to .save.gf may not be both zero Operator may only be applied to symbols. Option -b is depreciated, please use -mbig Option -p is depreciated, please use -mmemparm Option -r is depreciated, please use -mregparm Option -s is depreciated, please use -msmall Option `%s' is not recognized. Options: -a[sub-option...] turn on listings Sub-options [default hls]: c omit false conditionals d omit debugging directives g include general info h include high-level source i include ginsn and synthesized CFI info l include assembly m include macro expansions n omit forms processing s include symbols =FILE list to FILE (must be last sub-option) Out-of-range .word offset handling is not implemented for .arch common_v10_v32 Overflow in expression, truncated to 16 bits Overflow in expression, truncated to 8 bits Overwrite explicitly set Tag_ARC_ABI_rf16 to full register file Overwrite explicitly set Tag_ARC_CPU_base PC not allowed in register list PC part of operand unpredictable PC relative branch to label %s which is not in the instruction space PC relative relocation not allowed for (internal) type %d PC used as an argument to RPT PC, CT, TR and TT are treated as if they are a single unit but operands must be in different units PC-relative access out of range PC-relative access to misaligned address (%lx) PC-relative access using misaligned offset (%lx) PC-relative access using misaligned symbol (%lx) PC-relative offset not 4-byte-aligned PC-relative offset out of range PC-relative reference to a different section PC-relative relocation must be trivially resolved PIC code offset overflow (max 16 signed bits) PIC code offset overflow (max 32 signed bits) PIC relocation size does not match operand size PJ options: -little generate little endian code -big generate big endian code PRU options: -mlink-relax generate relocations for linker relaxation (default). -mno-link-relax don't generate relocations for linker relaxation. Parallel opcode cannot contain more than two instructions Parameter named `%s' does not exist for macro `%s' Parameters of an existing subspace can't be modified Parse failed. Performance extension Performance extension 2 Perhaps you are missing %%tpoff()? Please report this bug. Please use --help to see usage and options for this assembler. Pointless default value for required parameter `%s' in macro `%s' Pointless use of p0 as first operand to .%s Pointless use of zero first operand to .prologue Post-decrement mode is not valid for 68HC11. Post-increment mode is not valid for 68HC11. PowerPC options: Pre-increment mode is not valid for 68HC11 Predicate register expected Predicate source and target required Premature end of suffix -- Defaulting to d Previous .save incomplete Processor variants are: Prohibited register used for reduced-register, %s. Pseudo register expected Pseudocode already used %s Pseudodirective .file is only valid when generating ELF Pseudodirective .loc is only valid when generating ELF QUICKRoT 64-bit extension not applicable to this instruction QUICKRoT extension requires 4 registers Qualifying predicate expected RA register is saved twice. RD RD, (RI,#offs5) RD,RS REX prefix invalid with `%s' RI, #imm4 RISC-V options: -fpic or -fPIC generate position-independent code -fno-pic don't generate position-independent code (default) -march=ISA set the RISC-V architecture -misa-spec=ISAspec set the RISC-V ISA spec (2.2, 20190608, 20191213) -mpriv-spec=PRIVspec set the RISC-V privilege spec (1.10, 1.11, 1.12) -mabi=ABI set the RISC-V ABI -mrelax enable relax (default) -mno-relax disable relax -march-attr generate RISC-V arch attribute -mno-arch-attr don't generate RISC-V arch attribute -mcsr-check enable the csr ISA and privilege spec version checks -mno-csr-check disable the csr ISA and privilege spec version checks (default) -mbig-endian assemble for big-endian -mlittle-endian assemble for little-endian R_TLSML relocation doesn't target a TOC entry named "_$TLSML": %s Radix `%s' unsupported or invalid Rd and Rm should be different in mla Rd and Rm should be different in mul Reduced Register configuration (GPR16) option Redundant `#' suffix operators Reg not valid for H8/300 Register must be R0--R7 Register must be Rn Register must be address register Register must be an even register between r0-r10. Register must be ivtp or tvtp Register must be r0-r14 except r13, or APSR_nzcv. Register name %s conflicts with symbol of the same name Register name expected Register number (R%ld) for double word access must be even. Register number must be EVEN Register number out of range 0..%u Register symbol %s already defined. Register value annotation ignored Registers cannot be used as a prefix of indexed expression [%s] Registers cannot be used within absolute expression [%s] Registers cannot be used within immediate expression [%s] Relaxation should never occur Relaxation to long branches for .arch common_v10_v32 not implemented Reloc %d not supported by object file format Relocatable values require at least WORD storage Relocation %d is not supported by object file format. Relocation %s is not safe for %s Relocation against a constant Relocation against a constant. Relocation doesn't fit. (relocation value = 0x%lx) Relocation supported only in FDPIC mode Report bugs to %s Reserved word `%s' used as parameter in macro `%s' Rn must not overlap other operands Rotating register index must be a non-negative constant S+core co-processor register expected S+core register expected S+core special-register expected S390 options: -m31 generate 31-bit file format (31/32 bit word size) -m64 generate 64-bit file format (64 bit word size) -mesa assemble for Enterprise System Architecture/390 -mzarch assemble for z/Architecture -march=<processor> assemble for processor <processor> -mregnames allow symbolic names for registers -mno-regnames do not allow symbolic names for registers -mwarn-areg-zero warn about base/index register zero -mwarn-regtype-mismatch=strict warn about register name type mismatches -mwarn-regtype-mismatch=relaxed warn about register name type mismatches, but allow FPR and VR to be used interchangeably -mno-warn-regtype-mismatch do not warn about register name type mismatches SCFI ignores most user-specified CFI directives SCFI is not supported for this ABI SCFI: Bad CFI propagation perhaps SCFI: Invalid DWARF CFI opcode data SCFI: asymetrical register restore SCFI: backward pass failed for func '%s' SCFI: bad ginsn for func '%s' SCFI: forward pass failed for func '%s' SCFI: hand-crafting instructions not supported SCFI: missing previous SCFI endproc marker SCFI: unsupported for target SCFI: unsupported stack manipulation pattern SCFI: usage of REG_FP as scratch not supported SFrame unsupported offset value SH options: --little generate little endian code --big generate big endian code --relax alter jump instructions for long displacements --renesas disable optimization with section symbol for compatibility with Renesas assembler. --small align sections to 4 byte boundaries, not 16 --dsp enable sh-dsp insns, and disable floating-point ISAs. --allow-reg-prefix allow '$' as a register name prefix. --isa=[any use most appropriate isa | dsp same as '-dsp' | fp SHF_ALLOC isn't set for GNU_MBIND section: %s SMC is not permitted on this architecture SP and PC not permitted in .unwind_movsp directive SP not allowed in register list SPARC options: SPU options: --apuasm emulate behaviour of apuasm SRS base register must be r13 SSE instruction `%s' is used SVC is not permitted on this architecture SYMBOL TABLE not implemented S^# may only read-access S^# needs expression Same src/dest register is used (`r%d'), result is undefined Same src/dest register is used (`r%d'),result is undefined Scaled-indexed addressing mode combined with scaled-index Second operand of .save contradicts .prologue Second operand to .%s not a constant Second operand to .prologue must be a general register Second operand to .prologue must be the first of %d general registers Second operand to .restore must be a constant >= 0 Second operand to .save not a valid register Second operand to .save.b must be a general register Second operand to .save.b must be the first of %d general registers Second operand to .save.g must be a general register Second operand to .save.g must be the first of %d general registers Second operand to .save.gf must be a non-negative 20-bit constant Second operand to .unwabi must be a constant Section switching in code is not supported. Semantics error. This type of operand can not be relocated, it must be an assembly-time constant Shift value > 32. using <value %% 32> Shift value greater than 32. using <value %% 32> Shift value should be in the range [0,31] Short branches, Undefined, SVC, LDM/STM Short literal overflow(%ld.), immediate mode assumed. Signed immediate value %ld too large Size of frame exceeds maximum of 96 registers Size of rotating registers exceeds frame size Something forgot to clean up Source and destination register should not be equal Source register for %s is no larger than the destination register Source registers must be in the same unit Spurious `,' or bad indirect register addressing mode. Spurious operands; (%d operands/instruction max) Standalone `#' is illegal String extension Substitution symbols must begin with a letter Subtype %d is not recognized. Sunplus-v2-0-0-20060510 Support for 64-bit arithmetic not compiled in. Supported ARCH values are: Swapping instruction order Symbol %s used as immediate operand in PIC mode. Symbol '%s' could not be created. Symbol `%s' can not be both weak and common Symbol expected Symbol missing Symbol missing for .set/.equ Symbol used as immediate for mbar instruction Symbol used as immediate for shift instruction Symbol used as immediate shift value for bit field instruction Symbol used as immediate value for msrset/msrclr instructions Symbol used as immediate width value for bit field instruction Syntax in scaled-indexed mode, use [Rn:m] where n=[0..7] m={b,w,d,q} TLS relocation against a constant TLS relocation not allowed in FLIX bundle TLS relocation size does not match operand size TLS_*_S9 relocs are not supported yet TMS320C6000 options: TOC section size exceeds 64k TOKEN TRACE not implemented Tag must come before qualifying predicate. Tag name expected Tags on unwind pseudo-ops aren't supported, yet Target processor does not support this instruction. The ".%s" pseudo-op is not implemented The %s operand doesn't match The .BTEQU pseudo-op is not implemented. The .DEFINE pseudo-op is not implemented The .ENTER pseudo-op is not supported The .LEAVE pseudo-op is not supported The .MACRO pseudo-op is not implemented The 64-bit file format is used without z/Architecture instructions. The destination and source registers are identical The following ARC-specific assembler options are deprecated and are accepted for compatibility only: The input '%s' and output '%s' files are the same The option "--no-allow-flix" prohibits multi-slot flix. The trap id must be a constant. This architecture doesn't support atomic instruction This architecture doesn't support mmu This assembler does not support processor generation %ld This assembler was configured for a target of `%s' and default, cpu type `%s'. This assembler was configured for a target of `%s'. This coprocessor register access is deprecated in ARMv8 This instruction may be unpredictable if executed on M-profile cores with interrupts enabled. This is the location of the conflicting usage This label shouldn't be with addend. This operator only produces two byte values. This program is free software; you may redistribute it under the terms of the GNU General Public License version 3 or later. This program has absolutely no warranty. Thumb does not support NOP with hints Thumb does not support conditional execution Thumb does not support negative register indexing Thumb does not support register indexing with writeback Thumb does not support register post-indexing Thumb does not support the 2-argument form of this instruction Thumb does not support this addressing mode Thumb encoding does not support an immediate here Thumb encoding does not support rotation Thumb load/store multiple does not support {reglist}^ Thumb supports only LSL in shifted register indexing Thumb-2 MUL must not set flags Thumb-2 instruction only valid in unified syntax Thumb2 branch out of range Too few operands to '%s'. Too many argument. `%s' Too many instructions for bundle. Too many operands Too many operands passed to instruction Too many operands scanned Too many operands: %s Too many registers popped Trap id `%ld' is out of range. Trap id `%lld' is out of range. Trap id must be within [0x30..0x39] or [0x40..0xff]. Treating '%-*s' as a symbol. Tried to .set unrecognized mode `%s' Tried to convert PC relative branch to absolute jump Two IU instructions may not be executed in parallel Two MU instructions may not be executed in parallel Two instructions in the same bundle both write to register %s, which is not allowed. Type is not allowed for this instruction Unable to allocate memory for new instructions Unable to determine default target processor from string: %s Unable to find %s relocation for instruction %s Unable to generate `%s' compliant code without mthc1 Unable to mix instructions as specified Unable to parse TLS base: %s Unable to process relocation for thumb opcode: %lx Unable to produce reloc against symbol '%s' Unable to use @pcl relocation for insn %s Unable to use @plt relocation for insn %s Unaligned operand. Needs to be 16bit aligned Unaligned operand. Needs to be 32bit aligned Unary operator %c ignored because bad operand follows Unbalanced parenthesis in %s operand. Unbalanced parenthesis in operand %d Undefined .EXPORT/.IMPORT argument (ignored): %s Undefined absolute constant: '%s'. Undefined register: '%s'. Undefined space: '%s' Assuming space number = 0. Undefined substitution symbol '%s' Unexpected branch conversion with `%x' Unexpected character '%c' after operand %d to %s. Unexpected reference to a symbol in a non-code section Unhandled dependency %s for %s (%s), note %d Unhandled reloc type Unimplemented register `%s' specified Unknown .syntax operand Unknown CPU identifier `%s' Unknown TMS320C30 instruction: %s Unknown cpu -mcpu=%s Unknown exception: `%s' Unknown extension Unknown indirect addressing mode Unknown instruction '%s' Unknown instruction `%s' Unknown opcode `%.*s'. Unknown opcode `%s' Unknown opcode `%s'. Unknown opcode: `%s' Unknown operator Unknown processor register (32 bit) : `%d' Unknown processor register : `%d' Unknown psr option `%s' Unknown register no. encountered: %d Unknown register pair - index relative mode: `%d' Unknown register pair: `%d' Unknown register: `%d' Unknown reloc in md_apply_fix: %s Unknown relocation encountered in md_apply_fix. Unknown relocation operand: !%s Unknown relocation operand: @%s Unknown segment type Unknown size of floating point registers Unknown type Unknown type %c Unknown visibility field in .comm Unknown visibility field in .extern Unknown visibility field in .globl Unknown visibility field in .weak Unmatched high relocation Unmatched high/shigh reloc Unrecognised CPU errata name starting here: %s Unrecognised option: -hidden Unrecognized .LEVEL argument Unrecognized .type argument Unrecognized condition code "%s" Unrecognized dependency specifier %d Unrecognized field type '%c' Unrecognized indirect address format "%s" Unrecognized instruction "%s" Unrecognized opcode format: `%s' Unrecognized opcode, %s. Unrecognized opcode: `%s' Unrecognized operand list '%s' for instruction '%s' Unrecognized operand/register, %s. Unrecognized option '-x%s' Unrecognized option following -K Unrecognized or unsupported floating point constant Unrecognized parallel instruction "%s" Unrecognized parallel instruction '%s' Unrecognized parallel instruction combination "%s || %s" Unrecognized predicate relation type Unrecognized section '%s' Unrecognized status bit "%s" Unrecognized struct/union tag '%s' Unrecognized substitution symbol function Unrecognized vector size specifier Unrecognized vector size specifier ignored Unrecognized version '%s' Unsigned immediate value %ld too large Unsupported broadcast: `%s' Unsupported fixup size %d Unsupported instruction set extension: %s Unsupported operation on reloc Unsupported processor generation %d Unsupported relocation size %d Unsupported use of %s Unsupported use of .gpword Unsupported use of sp Unterminated string after absolute expression Unwind directive not followed by an instruction. Usage: %s [option...] [asmfile...] Use of .def/.ref is deprecated. Use .global instead Use of PC here is UNPREDICTABLE Use of PC here is deprecated Use of an RX string instruction detected in a file being assembled without string instruction support Use of p0 is not valid in this context Use of r%u as a source register is deprecated when r%u is the destination register. Use the .mmregs directive to use memory-mapped register names such as '%s' Used $at without ".set noat" Used FPU instructions requires enabling FPU extension Used more than the available 48 rotating registers Used more than the available 96 rotating registers Used more than the declared %d rotating registers Using ENTRY rather than CODE in export directive for %s Using a constant as second operand to .prologue is deprecated Using old style, %%hi(expr), please change to PPC style, expr@h. Using old style, %%lo(expr), please change to PPC style, expr@l. Using temp register (r1) Using temp register(r1) VAX options: -d LENGTH ignored -J ignored -S ignored -t FILE ignored -T ignored -V ignored VFP registers must be adjacent VFP single or double precision register expected VFP single precision register expected VFP single precision register or VPR expected VFP single, double or MVE vector register expected VFP single, double or Neon quad precision register expected VFP system register expected VFP/Neon double precision register expected VFP/Neon double precision register or VPR expected VLIW packing constraint violation VLIW packing used for -mno-pack VMS options: -+ encode (don't truncate) names longer than 64 characters -H show new symbol after hash truncation -replace/-noreplace enable or disable the optimization of procedure calls VPR expected last VSIB unavailable with legacy encoding Value %d and %d out of range Value %d doesn't fit in signed %d-bit field Value %d doesn't fit in unsigned %d-bit field Value %ld not aligned by 2 for 10-bit PC-relative branch. Value %ld not aligned by 2 for 9-bit PC-relative branch. Value %ld too large for 10-bit PC-relative branch. Value %ld too large for 8-bit PC-relative branch. Value %ld too large for 9-bit PC-relative branch. Value for ENTRY_FR must be in the range 12..21 Value for ENTRY_GR must be in the range 3..18 Value for ENTRY_SR must be 3 Value for parameter `%s' of macro `%s' was already specified Value not in 16 bit range: %ld Value not in 16 bit signed range: %ld Value not in 4 bit unsigned range: %ld Value not in 5 bit unsigned range: %ld Value not in 6 bit range: %ld Value not in 6 bit unsigned range: %ld Value not in 8 bit range: %ld Value not in 8 bit signed range: %ld Value out of 16-bit range. Value out of 3-bit range. Value out of 4-bit range. Value out of 5-bit range. Value truncated to 62 bits Variable is accessed using small data read only anchor, but it is not in the small data read only section Variable is accessed using small data read write anchor, but it is not in the small data read write section Very short instr to option, ie you can't do it on a NULLstr Warning: Warning: 32-bit element size and same destination and source operands makes instruction UNPREDICTABLE Warning: 32-bit element size and same first and third operand makes instruction UNPREDICTABLE Warning: 64-bit element size and same destination and source operands makes instruction UNPREDICTABLE Warning: conditional outside an IT block for Thumb. Warning: duplicated register (r%d) in register list Warning: instruction is UNPREDICTABLE in a VPT block Warning: instruction is UNPREDICTABLE in an IT block Warning: instruction is UNPREDICTABLE with PC operand Warning: instruction is UNPREDICTABLE with SP operand Warning: internal error: forgetting to set endndx of %s Warning: register list not in ascending order Warning: register range not in ascending order Width value + shift value must not be greater than 32 Width value must be less than 32 Writes to register '%s' are not allowed. Wrong displacement %d Wrong number of input operands Wrong number of operands Wrong number of output operands Wrong numbers of operands in default, check ns32k-opcodes.h Wrong register in floating-point reglist Wrong register in register indirect mode. Wrong size pointer register for architecture. XScale accumulator register expected Xtensa absolute literals option not supported; ignored ZA tile masks do not operate at .Q granularity ZA tile number out of range ZR register expected [-mwarn-syms]: Assignment makes a symbol match an ARM instruction: %s [0-9]H labels do not mix with dot-pseudos [0-9]H labels may not appear alone on a line [PC] index banned []index same as ()+register: unpredictable []index same as -()register: unpredictable [ieee|alternative] set the encoding for half precision floating point numbers to IEEE or Arm alternative format. [no-]generics is deprecated; use [no-]transform instead [no-]relax is deprecated; use [no-]transform instead `%s %d' after `%s %d' from %s:%u `%s %d' but no chunk open yet `%s%c' is not supported in 64-bit mode `%s%c' is only supported in 64-bit mode `%s%s' can't be used for write mask `%s%s' cannot be used here `%s%s' not allowed with `%s%c' `%s' Illegal count-register combination. `%s' Illegal use of register. `%s' Illegal use of registers. `%s' and `%s' can't be undefined in `%s' - `%s' `%s' can't be equated to common symbol `%s' `%s' can't be undefined in `%s' - `%s' {%s section} `%s' can't be undefined in `%s' {%s section} - `%s' `%s' can't be versioned to common symbol '%s' `%s' can't go in %s of %s template `%s' cannot be predicated `%s' cannot be used here `%s' cannot be used with `%s' `%s' does not fit into %s template `%s' does not fit into bundle `%s' does not support legacy NaN `%s' has undefined result `%s' invalid when little-endian `%s' is already the alias of %s `%s' `%s' is deprecated, use `%s' `%s' is not a valid %s expression `%s' is not a valid parameter qualifier for `%s' in macro `%s' `%s' is not supported in 64-bit mode `%s' is not supported on `%s%s' `%s' is not supported on `%s' `%s' is not valid here (expected `%c%s%s%c') `%s' is only supported in 64-bit mode `%s' must be last in bundle `%s' must be last in instruction group `%s' operand %u must use `%ses' segment `%s' should be an operand to this .endp `%s' symbol without preceding function `%s' was already defined `%s' was already used as parameter (or another local) name `%s' was not defined within procedure `%s' was not specified with previous .proc `%s': RC/SAE operand must follow immediate operands `%s': misplaced `%s' `%s': misplaced `{%s}' `%s` changes flags which would affect control flow behavior `%s` skips -malign-branch-boundary on `%s` `%s` skips -mlfence-before-indirect-branch on `%s` `%s` skips -mlfence-before-ret on `%s` `&' serial number operator is not supported `)' required `,' required `.noopt' arguments ignored `\' at end of line/statement; ignored `af' must appear alone `fp=32' used with a 64-bit ABI `fp=32' used with a MIPS R6 cpu `fp=64' used with a 32-bit ABI `fp=64' used with a 32-bit fpu `fp=xx' cannot be used with `singlefloat' `fp=xx' used with a cpu lacking ldc1/sdc1 instructions `gp=32' used with a 64-bit ABI `gp=64' used with a 32-bit ABI `gp=64' used with a 32-bit processor `nooddspreg` cannot be used with a 64-bit ABI `noreorder' must be set before `nomacro' a bignum with underscores may not have more than 8 hex digits in any word a bignum with underscores must have exactly 4 words a destination register must be supplied a different %s was already specified, is now %s a register has no address a reloc on this operand implies an overflow a string must follow the .base64 pseudo-op access register accessing MVE system register without MVE is UNPREDICTABLE accumulator not a valid destination addend used with $DSBT_INDEX address calculation needs a strongly defined nearby symbol address offset must be half word alignment address offset must be word alignment address override not allowed with `%s' address prohibits # address prohibits () address prohibits ()+ address prohibits -() address prohibits @ address prohibits [] address prohibits displacement length specifier address prohibits register address too high for vector table jmp/jsr address units must be one of %s addressing mode not supported alias = %s align value not recognized, using size alignment is not a positive number alignment is not a power of 2 alignment must be constant alignment negative, 0 assumed alignment negative; 0 assumed alignment not a power of 2 alignment padding (%lu byte) not a multiple of %ld alignment padding (%lu bytes) not a multiple of %ld alignment too large, %d assumed alignment too large: %u assumed alignment too large; %d assumed alignments greater than %d bytes not supported in .text sections. all tmm registers must be distinct already assembled instructions ambiguous broadcast for `%s', using %u-bit form ambiguous flags combination - '.profiler' directive ignored. ambiguous operand size ambiguous operand size for `%s' an .indirect_symbol must be in a symbol pointer or stub section. architectural extension `%s' is not allowed for the current base architecture architectural extensions must be specified in alphabetical order architecture `%s' unrecognized architecture bumped from "%s" to "%s" on "%s" architecture elf attributes must set before any instructions architecture features both enabled and disabled architecture variant invalid assemble Thumb code assemble for a big endian cpu assemble for a little endian cpu assemble for big-endian assemble for little-endian assembly 0x%08x, expected %s assembly state not set for first frag in section %s assignment expected assuming %s on symbol assuming all members of group `%s' are COMDAT at most %d displacement operands are allowed at most %d immediate operands are allowed atomic memory operations insns require rd != rj && rd != rk when rd isn't r0 attaching copyright header %s: %s attaching version header %s: %s attempt to .org/.space/.nops backwards? (%ld) attempt to .space/.bes backwards? (%ld) attempt to add an indirect_symbol to a stub or reference section with a zero-sized element at %s attempt to allocate data in absolute section attempt to allocate data in common section attempt to fill absolute section with non-zero value attempt to fill section `%s' with non-zero value attempt to get value of unresolved symbol `%s' attempt to move .org backwards attempt to re-define symbol `%s' attempt to recreate an unwind entry attempt to redefine `%s' with a different length attempt to redefine pseudo-op `%s' ignored attempt to redefine symbol attempt to redefine typed alias attempt to store float in absolute section attempt to store float in section `%s' attempt to store non-empty string in section `%s' attempt to store non-zero value in section `%s' attempt to store value in absolute section attempt to use an ARM instruction on a Thumb-only processor -- `%s' backward ref to unknown label "%d:" bad .common segment %s bad .fmask directive bad .frame directive bad .longcall format bad .mask directive bad .mask/.fmask directive bad .nan directive bad .relax format bad .reserve segment -- expected BSS segment bad .section directive: want a,e,v,w,x,M,S,G,T in string bad .section directive: want a,l,w,x,M,S,G,T in string bad .section directive: want a,o,s,w,x,M,S,G,T in string bad .section directive: want a,s,w,x,M,S,G,T in string bad .section directive: want a,v,w,x,M,S in string bad .section directive: want a,w,x,M,S,G,T in string bad .uses format bad .weakext directive bad COFF debugging information bad alignment bad argument to %s_check directive. bad argument to syntax directive. bad arguments "%s" and/or "%s" in %s directive bad arguments to instruction bad base register: must be r0 bad bitmask specified after APSR bad call to MD_ATOF() bad call to md_atof bad combined pmuls output operand bad coprocessor id bad defsym; format is --defsym name=value bad element type for instruction bad escaped character in string bad expression bad expression syntax bad fli constant operand, supported constants must be in decimal or hexadecimal floating-point literal form bad floating literal: %s bad floating-point constant: exponent overflow bad floating-point constant: unknown error code=%d bad format for ifc or ifnc bad format of OPT NEST=depth bad frag at %p : fix %ld addr %ld %ld bad functional unit for operand %u of '%.*s' bad immediate value for 8-bit offset (%ld) bad immediate value for offset (%ld) bad instruction `%s' bad instruction format bad instruction syntax bad list length bad list length for table lookup bad list type for instruction bad memory operand `%s' bad number of operands to '%.*s' bad offset 0x%08lX (must be an 8-bit number of words) bad offset 0x%08lX (must be word-aligned) bad offset 0x%08lX (only 12 bits available for the magnitude) bad offset 0x%08lX (only 8 bits available for the magnitude) bad opcode or operands bad operand %u of '%.*s' bad operand combination for '%.*s' bad or irreducible absolute expression bad or irreducible absolute expression; zero assumed bad or irreducible expression for paper width bad or missing co-processor number bad or unhandled relocation type: 0x%02x bad personality routine number bad predicate '%s' bad range in register list bad register expression bad register for mrs bad register for operand %u of '%.*s' bad register for post-index bad register in [] bad register list bad register list: %s bad register name `%s' bad register name: %s bad register number: %s bad register or register pair for operand %u of '%.*s' bad register pair for operand %u of '%.*s' bad register range bad relaxation state bad reloc expression bad relocation expression for '%s' bad relocation fixup type (%d) bad segment bad size %d in type specifier bad size %d in vector width specifier bad starting register: r0 and r15 invalid bad string constant bad symbol suffix bad type for register bad type for scalar bad type in SIMD instruction bad value (%s) for %s bad value for <bit-%s-%s> field, value must be 0...%d bad value for compressed funct2 field, value must be 0...3 bad value for compressed funct3 field, value must be 0...7 bad value for compressed funct4 field, value must be 0...15 bad value for compressed funct6 field, value must be 0...63 bad value for funct2 field, value must be 0...3 bad value for funct3 field, value must be 0...7 bad value for funct7 field, value must be 0...127 bad value for opcode field, value must be 0...127 and lower 2 bits must be 0x3 bad value for opcode field, value must be 0...2 bad value for th.vsetvli immediate field, value must be 0..2047 bad value for vector immediate field, value must be -15...16 bad value for vector immediate field, value must be -16...15 bad value for vector immediate field, value must be 0...31 bad value for vector immediate field, value must be 0...63 bad value for vsetivli immediate field, value must be 0..1023 bad value for vsetvli immediate field, value must be 0..2047 bad vector arrangement type bad/missing psr specifier badly formed .dim directive badly formed .dim directive ignored badly formed .size directive badly formed .weak directive ignored badly formed expression near %s base and offset must be from the same unit base register base register expected base register written back, and overlaps one of transfer registers base register written back, and overlaps second transfer register base unit must be either A0 or A1 base unit must be one of %s base64 strings must be placed into a section bfd-target = %s bfd_set_section_flags: %s bignum invalid bignum invalid; zero assumed bignum truncated to %d byte bignum truncated to %d bytes bit-field extends past end of register blx to '%s' an ARM ISA state function changed to bl blx to Thumb func '%s' from Thumb ISA state changed to bl bogus SHF_MERGE / SHF_STRINGS for SHT_NOBITS section both insns for !gpdisp!%ld must be in the same section br_gr record before region record! br_mem record before region record! bra or bsr with undefined symbol. branch %s is always true branch address range overflow (0x%lx) branch must be last instruction in IT block branch operand has odd offset (%lx) branch out of range branch out of range or not a multiple of 2 branch relaxation is not supported in `%s' branch target frequency must be greater than 0 branch target not word aligned branch to a symbol in another ISA mode branch to misaligned address (0x%lx) branching or jumping to a loop end may trigger hardware errata break outside of structured loop broadcast is needed for operand of such type broken assembler, no assembly attempted bstr(ins|pick).[wd] require msbd >= lsbd byte count constant %ld is out of range [1..%d] byte displacement out of range byte or halfword not valid for base register call target address 0x%08x out of range 0x%08x to 0x%08x call to md_convert_frag call to md_convert_frag call to md_estimate_size_before_relax call to md_estimate_size_before_relax call to tc_aout_fix_to_chars can not do %d byte pc-relative relocation can not do %d byte relocation can not resolve expression can not shift offsets when accessing less than half-word can only load two consecutive registers can only store two consecutive registers can only transfer two consecutive registers can't []index a register, because it has no address can't change index for operand can't close %s: %s can't close `%s' can't create %s: %s can't create group: %s can't create relocation can't create section %s can't encode register '%s%s' in an instruction requiring %s prefix can't encode register '%s%s' with VEX/XOP/EVEX can't extend frag can't extend frag %lu char can't extend frag %lu chars can't fill %ld byte in section %s of %s: '%s' can't fill %ld bytes in section %s of %s: '%s' can't find fixup pointed to by .uses can't find opcode can't find opcode can't find previous opcode can't handle expression can't handle generation of literal/labels yet can't handle undefined OP TYPE can't have relocation for ipush can't make global register symbol `%s' can't make register symbol global can't make section symbol global can't mix positional and keyword arguments can't mix relocation modifier with explicit shift can't open %s for reading: %s can't open %s: %s can't open `%s' for writing can't open a bfd on stdout %s can't open macro library file '%s' for reading: %s can't predecrement can't read from %s: %s can't redefine the index of a scalar alias can't redefine the type of a register alias can't redefine type for operand can't represent relocation type %s can't resolve %s - %s can't resolve value for symbol `%s' can't set section flags for section %s can't start writing .mdebug section: %s can't use Neon quad register here can't use R0 here can't use alignment with this instruction can't use high part of register in operand %d can't write %ld byte to section %s of %s: '%s' can't write %ld bytes to section %s of %s: '%s' cannot assemble DSP instruction, DSP option not set: %s cannot assemble FPU instruction, FPU option not set: %s cannot assemble into a literal fragment cannot both predecrement and postincrement cannot branch to odd address cannot change .bundle_align_mode inside .bundle_lock cannot change section or subsection inside .bundle_lock cannot change type of common symbol '%s' cannot combine index with option cannot combine pre- and post-indexing cannot convert expression symbol %s to complex relocation cannot create 64-bit relocation cannot create floating-point number cannot decode instruction format cannot define symbol `%s' in absolute section cannot determine Thumb instruction size. Use .inst.n/.inst.w instead cannot do %s %u byte relocation cannot do %u byte pc-relative relocation cannot do %u-byte relocation cannot emit PC relative %s relocation%s%s cannot encode misaligned addend in the relocatable field (0x%lx) cannot encode opcode "%s" cannot encode opcode "%s" in the given format "%s" cannot find `}' for cm.push/cm.pop cannot find suitable trampoline cannot generate relocation type for symbol %s, code %s cannot honor width suffix cannot honor width suffix -- `%s' cannot make a relative jump to an absolute location cannot mask instruction using no functional unit cannot override zerofill section type for `%s,%s' cannot pack %s and %s together cannot pack %s and %s together with a 16-bit insn cannot pack %s into slot P1 cannot pack %s with a 16-bit insn cannot represent %s relocation in object file cannot represent %s relocation in this object file format cannot represent %s relocation in this object file format1 cannot represent `%s' relocation in object file cannot represent relocation type %s cannot represent relocation type %s in x32 mode cannot resolve @slotcount parameter cannot set literal_prefix inside literal fragment cannot use `%s' in this section cannot use indirect addressing with the PC cannot use partial register %s for addressing cannot use post-indexing with PC-relative addressing cannot use post-indexing with this instruction cannot use register index with PC-relative addressing cannot use register index with this instruction cannot use writeback with PC-relative addressing cannot use writeback with this instruction canonical = %s changed section attributes for %s changed section entity size for %s changed section type for %s character constant too large character following name is not '#' cmpu doesn't support condition code %s co-processor offset out of range co-processor register expected code is ATPCS conformant code uses 26-bit program counter code uses 32-bit program counter comma expected between operands comma is expected comma missing in .xstabs common alignment not a power of 2 comparison must be with register or #0 condition code %s value (%d) too large condition code invalid for jr condition code register should be 0 or 4 for %s, was %d condition code register should be even for %s, was %d condition not followed by conditionalizable insn condition required condition sa cannot be used here conditional branch or jal insn's operand references R%ld of previous arithmetic or logic insn. conditional branch out of range conditional branch target not word aligned conditional infixes are deprecated in unified syntax conditional instruction cannot use B flag conditional instruction cannot use G flag conditional instruction cannot use R flag conflicting .insn operands conflicting ISA extension attributes. conflicting use of `data16' prefix confusing relocation expressions confusion in formal parameters constant doesn't fit in %d bits constant doesn't fit in 4 bits constant expression expected constant expression not supported constant expression or register list expected constant expression required constant generator destination register found in %s constant generator source register found in %s constant offset required constant out of 8-bit range: %d constant shift amount required constant too big to fit into instruction constant value required control register control register '%s' not supported on this architecture control register expected, but saw '%.6s' convert_frag coprocessor for insn is not enabled for cde core and copro insn lengths must total 32 bits. core and copro insn lengths must total 64 bits. core register %s value (%d) too large could not assemble: %s could not build transition for %s => %s could not open %s for reading could not parse INSN_PATTERN '%s' could not parse INSN_REPL '%s' could not parse template definition could not set architecture and machine could not skip to %ld in file `%s' could not update architecture and machine could not write .mdebug section: %s couldn't find a valid instruction format couldn't find relocation to use cpu `%s' unrecognized cpu-type = %s cpu4: not converting PUSH #4 to shorter form cpu4: not converting PUSH #8 to shorter form cr%d is a reserved control register ctoff() is not supported by the rh850 ABI. Use -mgcc-abi instead ctoff() relocation used on an instruction which does not support it cx1d requires consecutive destination registers. cx2d requires consecutive destination registers. cx3d requires consecutive destination registers. d0/d1 registers dangerous MULS/MULU location; give it higher alignment dangling `__gcc_isr %d' dangling `__gcc_isr' data dependency: %s %s -- %s %s (%d/%d bubble) data in executable section data item with alignment larger than location data size prefix invalid with `%s' data transfer register cannot be halfword default mask isn't allowed dest and source1 must be the same register dest must overlap one source register destination destination and source registers must be distinct destination for add/subtract can only be R2 or R3 destination for multiply can only be R0 or R1 destination operand must be 16 bit register destination operand must be 16bit absolute address destination operand must be 8 bit register destination register and offset register may not be the same destination register is same for parallel insns destination register modified by displacement-post-modified address destination register must be full-word destination register must be r1 destination register same as write-back base destination register should be even numbered destination unit must be RD detected global register use not covered by .register pseudo-op difference of two symbols only supported with .long, .short, or .byte directive %s cannot be negated directive .big encountered when option -big required directive .little encountered when option -little required directive LOC from within a BSPEC/ESPEC pair is not supported directive LOCAL must be placed in code or data directives are not valid inside bundles disable warnings about symobls that match instructions discriminator less than zero displacement displacement is too large displacement must be an unsigned 8-bit number displacement overflows 12-bit field displacement overflows 8-bit field displacement to defined symbol %s overflows 12-bit field displacement to defined symbol %s overflows 8-bit field displacement to undefined symbol %s overflows 12-bit field displacement to undefined symbol %s overflows 8-bit field displacement too large (%d) displacement too large for this architecture; needs 68020 or higher div / mul are reserved instructions divide by zero division by zero division by zero when setting `%s' dla used to load 32-bit register; recommend using la instead do not output verbose error messages do not warn on use of deprecated feature does not match begin %s%s at %s:%d don't use Rn-Rm syntax with non-unit stride dsp immediate shift value not constant duplicate !tlsgd!%ld duplicate !tlsldm!%ld duplicate ".else" duplicate %s duplicate .fnstart directive duplicate .handlerdata directive duplicate .personality directive duplicate .personalityindex directive duplicate aux register %s duplicate entry hint %s duplicated `%s' duplicated `{%s}' duplicated psr bit specifier eGPR use conflicts with encoding specifier elements must be smaller than reversal region else without matching if emit_one_bundle: unexpected dynamic op empty label field for IS empty symbol name in .def; ignored empty vector register list emulations not handled in this configuration end of file after a one-character quote; \0 inserted end of file in comment; newline inserted end of file in escape character end of file in multiline comment end of file in string; '%c' inserted end of file inside conditional end of file not at end of a line; newline inserted end of line encountered inside .base64 string end of macro inside conditional end of vector register list not found end on line error endf without for endi without matching if ending register must be r15 endw without while entity size for SHF_MERGE / SHF_STRINGS not specified entry instruction with stack decrement < 16 equals character only allowed at end of .base64 string error adding attribute: %s error constructing %s pseudo-op table error parsing element/structure list error setting flags for "%s": %s error setting flags for ".sbss": %s error: unsupported #foo() directive used on symbol estimate size estimate_size_before_relax called even register number required even register required excess operands: '%s' excessive count %zu for %s - ignored expected #constant expected #n as first argument of %s expected %c expected ',' after section name expected ',' after symbol name expected ',' after symbol size expected '[' expected ']' expected ']', not %c in %s expected 'za' rather than a ZA tile at operand %d expected '{' expected '{' at operand %d expected '}' expected '}' after ZT0 expected .L, .W or .B for register in indexed addressing mode expected 0 operands for generated label expected 0 or 1 expected <Rm> or <Dm> or <Qm> operand expected <nn> expected <offset>, <opcode> expected <reg>, <reg> expected <tag> , <value> expected @(exp, reg16) expected ARM or MVE vector register expected EP register expected LR expected MVE register [q0..q7] expected SM or ZA operand expected ZT0 or a ZA mask at operand %d expected `%s' to have already been set for .vtable_inherit expected a %s name followed by a `,' expected a 32-bit selection register expected a 64-bit base register expected a 64-bit integer register at operand %d expected a ZA array vector at operand %d expected a ZA tile at operand %d expected a ZA tile slice at operand %d expected a base register expected a constant immediate offset expected a list of %d or %d registers at operand %d -- `%s' expected a list of %d registers at operand %d -- `%s' expected a predicate-as-counter rather than predicate-as-mask register at operand %d expected a predicate-as-mask rather than predicate-as-counter register at operand %d expected a register at operand %d expected a register or register list at operand %d expected a scalar SIMD or floating-point register at operand %d expected a single-register list at operand %d -- `%s' expected a vector or predicate register at operand %d expected a vector register at operand %d expected address expression expected alignment after size expected an Advanced SIMD vector register at operand %d expected an SVE predicate register at operand %d expected an SVE predicate-as-counter register at operand %d expected an SVE vector or predicate register at operand %d expected an SVE vector register at operand %d expected an SVE vector register or ZA tile slice at operand %d expected an integer or predicate register at operand %d expected an integer or stack pointer register at operand %d expected an integer or vector register at operand %d expected an integer or zero register at operand %d expected an integer register or Advanced SIMD vector register at operand %d expected an integer register or SVE vector register at operand %d expected an integer, vector or predicate register at operand %d expected an unsuffixed ZA tile at operand %d expected closing paren expected comma expected comma after "%s" expected comma after instruction name expected comma after major opcode expected comma after name expected comma after name "%s" expected comma after name `%s' in .localentry directive expected comma after name `%s' in .size directive expected comma after name in .symver expected comma after name in .vtable_entry expected comma after name in .vtable_inherit expected comma after register mode expected comma after register number expected comma after symbol name expected comma after symbol-name: rest of line ignored. expected comma or colon after symbol name; rest of line ignored expected comma separator expected constant expression as first argument of %s expected constant expression, got %s expected constant in the range 2..16 expected constant or register name as argument to RPT insn expected constant value as argument to RPT expected double quote enclosed string as argument to .base64 pseudo-op expected element type rather than vector type expected expression expected expression, got %s expected fill pattern missing expected first argument of %s to be in the range 1-4 expected index expected numeric constant expected one operand for generated literal expected quoted string expected register expected register as second argument of %s expected register list expected register name or constant as first argument of %s expected simple number expected symbol expected symbol name expected valid addressing mode for mova: "@(disp, ea.sz),ERn" expected value of first argument of %s to fit into 20-bits expected } expecting %c near %s expecting ) expecting ] expecting `)' after scale factor in `%s' expecting `,' or `)' after base register in `%s' expecting `,' or `)' after index register in `%s' expecting comma delimited operands expecting comma delimited register operands expecting either ON or OFF after .list expecting index register or scale factor after `,'; got '%c' expecting indirect branch instruction after `notrack' expecting indirect register `($rA)' expecting indirect register `($rX)' expecting lockable instruction after `lock' expecting mnemonic; got nothing expecting opcode string in self test mode expecting operand after ','; got nothing expecting operand before ','; got nothing expecting prefix; got nothing expecting register expecting scale factor of 1, 2, 4, or 8: got `%s' expecting valid branch instruction after `bnd' expecting { expr too huge expression doesn't fit in BYTE expression doesn't fit in WORD expression error expression is too complex to be resolved or converted into relocations expression must be constant expression out of range: defaulting to 0 expression out of range: defaulting to 1 expression too complex extended GPR cannot be used as base/index extended instruction in a branch delay slot extended instruction in delay slot extended operand requested but not required extending shift is not permitted extension `%s' unrecognized extension does not apply to the base architecture extra .LABEL arguments ignored. extra characters '%s' at end of constant expression '%s' extra characters '%s' at end of immediate expression '%s' extra characters '%s' at end of operand '%s' extra characters '%s' at the end of absolute operand '%s' extra closing brace extra colon extra comma extra dot extra opening brace extra stuff on line ignored extraneous characters at end of numeric section type extraneous shift as part of operand to shift insn failed for %d failed general register sanity check. failed regnum sanity check. failed sanity check failed sanity check. failed sanity check: long_jump failed sanity check: short_jump failed special case insn sanity check failed to assemble instruction: "%s" failed to parse flags failed to read instruction table %s failed to set flags for "%s": %s failed to set subsections by symbols failed to set up debugging information: %s fake .file after real one fall through frequency must be greater than 0 field fx_size too small to hold %lu field size must be 16 when value is relocatable field value "%s" too complex for a bitfield field value truncated field width "%s" too complex for a bitfield field width %lu too big to fit in %d byte: truncated to %d bits field width %lu too big to fit in %d bytes: truncated to %d bits fifth file finished with an open IT block. file finished with an open VPT/VPST block. file not found: %s file number %lu is too big file number %u is too big file number less than one file table slot %u is already occupied by a different file (%s%s%s vs %s%s%s) file was compiled assuming all data will be in the lower memory region, but the upper region is in use file was compiled assuming data could be in the upper memory region, but the lower data region is exclusively in use file was compiled for the 430 ISA but the %s ISA is selected file was compiled for the 430X ISA but the 430 ISA is selected file was compiled for the large memory model, but the small memory model is selected file was compiled for the small memory model, but the large memory model is selected filename goes over one page boundary fill pattern too long, truncating to %u first first and second operands shall be the same register first operand is floating point first operand is too large for 16-bit signed int first operand is too large for a 24-bit displacement first register must be r4 first transfer register must be even fixes not all moved from %s flag for {c}psr instruction expected flag mismatch float register should be even, was %d float16 format cannot be set more than once, ignoring. floating point args are in fp regs floating point constant too large floating point number invalid floating point number invalid; zero assumed floating-point expression required floating-point register format = %s format names only valid inside bundles found %d operand for '%s': Expected %d found %d operands for '%s': Expected %d found '%c', expected: '%c' found `%sd'; assuming `%sl' was meant fourth fr_mem record before region record! fr_var %lu < length %d fr_var (%ld) < length (%d) fraction bits value out of range frame reg expected, using $%d. frame size specified twice frgr_mem record before region record! functional unit already masked functional unit already masked for operand %u of '%.*s' functional unit already used in this execute packet further multibyte character warnings suppressed g?csrxchg require rj != r0 && rj != r1 garbage after index spec ignored garbage at end of line garbage following instruction gas doesn't understand your configure target %s general register general-purpose register generate PIC code generating 16-bit `iret' for .code16gcc directive generating 32-bit `%s', unlike earlier gas versions get_expanded_loop_offset: invalid opcode ginsn unsupported for target gr_gr record before region record! gr_mem record before region record! group name for SHF_GROUP not specified group name not parseable group section `%s' has no group signature handlerdata in cantunwind frame hard-float conflicts with specified fpu hardware divide hardware loop extension having the base register in the register list when using write back is UNPREDICTABLE here is the "else" of the unterminated conditional here is the previous ".else" here is the previous ".if" here is the start of the unterminated conditional hi() relocation used on an instruction which does not support it hi0() relocation used on an instruction which does not support it high bits set in register list expression hint in B unit can't be used hint in B unit may be treated as nop hint.b may be treated as nop hint.b shouldn't be used i386_output_nops called to generate nops of at most %d bytes! iWMMXt control register expected iWMMXt data or control register expected iWMMXt data register expected iWMMXt scalar register expected identifier+constant@%s means identifier@%s+constant if writeback register is in list, it must be the lowest reg in the list ignoring `.d32' suffix due to earlier `{disp<N>}' ignoring `.d8' suffix due to earlier `{disp<N>}' ignoring `.s' suffix due to earlier `{%s}' ignoring attempt to re-define symbol `%s'. ignoring attempt to redefine built-in register '%s' ignoring attempt to redefine symbol %s ignoring attempt to undefine built-in register '%s' ignoring attempt to use .unreq on fixed register name: '%s' ignoring bad alignment ignoring changed section attributes for %s ignoring changed section type for %s ignoring extra '-rename-section' delimiter ':' ignoring fill value in absolute section ignoring fill value in section `%s' ignoring incorrect section type for %s ignoring invalid '-rename-section' specification: '%s' ignoring macro exit outside a macro definition. ignoring operands: %s ignoring redefinition of register alias '%s' iif convert internal pcrel/binary iif convert internal pcrel/pointer illegal %s relocation size: %d illegal .stab%c directive, bad character illegal .stabx expression; zero assumed illegal double indirection illegal expression illegal immediate register operand %s illegal indirect reference illegal opcode %s for mcu %s illegal opcode for zve32x illegal operand illegal operand - register name found where none expected illegal operands illegal prefix used with VEX/XOP/EVEX illegal range of target hardware versions illegal register after @ illegal register after @- illegal register included in list illegal register number illegal resource usage in bundle imm3 imm5 should >= 2 immediate 0 cannot be used here immediate 1 or 2 expected immediate cannot be moved by a single instruction immediate constant is valid both as a bit-pattern and a floating point value (using the fp value) immediate expression requires a # prefix immediate has bits set outside the operand size immediate is not 16bit aligned immediate is not 32bit aligned immediate is not a power of two immediate is out of bounds immediate must be 1 or 2 immediate must be a multiple of 2 in the range of +/-[0,254] immediate must be a multiple of 4 in the range of +/-[0,508] immediate must be a multiple of 8 in the range of +/-[0,1016] immediate must be either 1, 2, 4 or 8 immediate must be in the range of +/-[0,127] immediate offset not 2-byte-aligned immediate offset not 4-byte-aligned immediate offset out of range immediate operand expected in the range [1,16] immediate operand expected in the range [1,8] immediate operand illegal with absolute jump immediate operand is not match immediate operand is too large immediate operand required immediate operand requires iWMMXt2 immediate operands sum to greater than 32 immediate out of range immediate out of range for insert immediate out of range for narrowing operation immediate out of range for shift immediate out of range, shall fit in 32 bits immediate too large (bigger than 0xF) immediate value immediate value %d out of range %d to %d immediate value %llu out of range %u to %lu immediate value %u out of range %u to %u immediate value 0x%x truncated to 0x%x immediate value 48 or 64 expected immediate value is out of range immediate value must be 16, 20, 24, 28 immediate value must be a multiple of %d at operand %d -- `%s' immediate value not allowed when source & dest differ immediate value out of range immediate value out of range immediate value out of range, expected range [0, 16] immediate value out of range, expected range [1, 32] immediate zero expected improper CSR address (%llu) improper CSR address (%lu) improper CSRxI immediate (%llu) improper CSRxI immediate (%lu) improper immediate value (%li) improper immediate value (%lli) improper immediate value (%llu) improper immediate value (%lu) improper prefetch offset (%ld) improper shift amount (%llu) improper shift amount (%lu) inappropriate arguments for opcode '%s' inappropriate arguments for opcode `%s' incompatible flag %i in line directive inconsistent types in Neon instruction inconsistent uses of .cfi_sections incorrect condition in IT block incorrect condition in VPT/VPST block incorrect format for multiply parallel instruction incorrect number of operands given in the first instruction incorrect number of operands given in the second instruction incorrect register `%s%s' used with `%c' suffix incorrect register in reglist incorrect register number, ignoring index and destination registers should be distinct index must be 0 or 1 index must be in the range 0 to 3 index not allowed inside register list index overflow (%+ld) index overflow (%+lld) index register index register overlaps transfer register index value too big for %s indexed register must be less than 16 indexed register must be less than 8 indexed vector register expected indirect %s without `*' indirect `%s` with memory operand should be avoided input/output port address isn't allowed with `%s' insn can't be combined with parallel processing insn insn cannot be combined with non-nopx insn cannot be combined with non-nopy insn cannot be combined with pmuls insn name: %s format: %s syntax error insn name: %s format: %s macro: %s syntax error insn name: %s format: %s we want macro but macro is NULL instruction %s may not follow another I/O instruction. instruction %s may not follow another memory access instruction. instruction %s requires %d operand instruction %s requires %d operands instruction %s requires MSP430X mcu instruction %s requires absolute expression instruction %s requires enabling AUDIO extension instruction %s requires enabling DIV & DX_REGS extension instruction %s requires enabling DX_REGS extension instruction %s requires enabling FPU extension instruction %s requires enabling FPU_DP extension instruction %s requires enabling FPU_MAC extension instruction %s requires enabling FPU_SP extension instruction %s requires enabling STRING extension instruction %s requires enabling dsp extension instruction %s requires enabling performance extension instruction %s requires enabling performance extension II instruction %s requires enabling zol extension instruction %s.a does not exist instruction %s: result is always false instruction %s: result is always true instruction '%.*s' cannot be predicated instruction '%s' cannot be executed in parallel. instruction '%s' is for the M32R2 only instruction '%s' is for the M32RX only instruction `%s' after `xacquire' not allowed instruction `%s' isn't supported outside of protected mode. instruction address is not a multiple of %d instruction address is not a multiple of 16 instruction address is not a multiple of 2 instruction address is not a multiple of 8 instruction cannot be conditional instruction cannot operate on pair values instruction does not accept PC-relative addressing instruction does not accept preindexed addressing instruction does not accept register index instruction does not accept scaled register index instruction does not accept this addressing mode instruction does not accept unindexed addressing instruction does not allow shifted index instruction does not support unindexed addressing instruction does not support writeback instruction does not take a block type instruction form not available on this architecture. instruction implicitly accesses R31 of previous load. instruction is always unconditional instruction length of %u bytes exceeds the limit of 15 instruction missing MVE vector predication code instruction mnemonic too long: %s instruction not allowed in IT block instruction not allowed in VPT block instruction not supported in Thumb16 mode instruction requires label instruction requires label or value in range -511:512 instruction requires label sans '$' instruction requires register index instruction sequence (write a0, branch, retw) may trigger hardware errata instructions write to the same destination register. integer operand out of range integer register expected in the extended/shifted operand register integer register expected in the shifted operand register internal confusion: relocation in a section without contents internal error internal error in argument parsing internal error: [%s] unexpected code [%lx] in frob symbol internal error: bad file property ID %d internal error: bad microMIPS opcode (incorrect length: %u): %s %s internal error: bad microMIPS opcode (opcode/length mismatch): %s %s internal error: base section index out of range internal error: can't export reloc type %d (`%s') internal error: can't install fix for reloc type %d (`%s') internal error: cannot get align symbol internal error: failed to allocate %d indirectsymbol pointers internal error: fixup not contained within frag internal error: lookup/get operands failed internal error: losing opcode: `%s' "%s" internal error: more indirect mach-o symbols than expected internal error: reloc %d (`%s') not supported by object file format internal error: unknown dwarf2 format internal error: unknown instruction attribute: 0x%08x internal error: unknown nop check state internal error: unknown option name '%s' internal error: we have no internal label yet internal error; cannot generate `%s' relocation internal error? cannot generate `%s' relocation internal error? cannot generate `%s' relocation (%d, %d) internal failure in parse_register_list internal inconsistency in %s: bdap.w with no symbol internal inconsistency in %s: bdapq no symbol internal inconsistency problem in %s: %lx internal inconsistency problem in %s: ext. insn %04lx internal inconsistency problem in %s: fr_subtype %d internal inconsistency problem in %s: fr_symbol %lx internal inconsistency problem in %s: insn %04lx internal inconsistency problem in %s: resolved symbol internal inconsistency problem: %s called for %d bytes internal relocation (type: IMMEDIATE) not fixed up internal: BFD_RELOC_MMIX_BASE_PLUS_OFFSET not resolved to section internal: GREG expression not resolved to section internal: bad CFA value #%d internal: bad RISC-V CSR class (0x%x) internal: bad RISC-V opcode (bits %#llx undefined or invalid): %s %s internal: bad RISC-V opcode (mask error): %s %s internal: bad RISC-V opcode (unknown operand type `%s'): %s %s internal: bad RISC-V privileged spec (%s) internal: bad mips opcode (bits 0x%08lx defined): %s %s internal: bad mips opcode (bits 0x%08lx doubly defined): %s %s internal: bad mips opcode (bits 0x%08lx undefined): %s %s internal: bad mips opcode (mask error): %s %s internal: bad relocation #%d internal: broken assembler. No assembly attempted internal: duplicate %s internal: invalid macro argument `%s' internal: macro %s not implemented internal: mmix_prefix_name but empty prefix internal: unexpected argument '%d' to msp430_object_attribute internal: unexpected relax type %d:%d internal: unhandled label %s internal: unknown argument type `%s' internal: unknown operand type: %s %s internal: unsupported RISC-V relocation number %d internal_relocation (type: OFFSET_IMM) not fixed up interrupt vector for trap instruction out of range invalid %%-tag in BPF opcode '%s' invalid %s option for %s cpu invalid %s relocation against register invalid -malign-branch-boundary= value: %s invalid -malign-branch-prefix-size= value: %s invalid -malign-branch= option: `%s' invalid -march= option: `%s' invalid -mavxscalar= option: `%s' invalid -mevexlig= option: `%s' invalid -mevexrcig= option: `%s' invalid -mevexwig= option: `%s' invalid -mfence-as-lock-add= option: `%s' invalid -mlfence-after-load= option: `%s' invalid -mlfence-before-indirect-branch= option: `%s' invalid -mlfence-before-ret= option: `%s' invalid -mmnemonic= option: `%s' invalid -momit-lock-prefix= option: `%s' invalid -moperand-check= option: `%s' invalid -mrelax-relocations= option: `%s' invalid -msse-check= option: `%s' invalid -msyntax= option: `%s' invalid -mtls-check= option: `%s' invalid -mtune= option: `%s' invalid -mvexwig= option: `%s' invalid -mx86-used-note= option: `%s' invalid <arch> in --march=<arch>: %s invalid @slotcount value invalid BSPEC expression invalid CSR `%s' for the privileged spec `%s' invalid CSR `%s', needs `%s' extension invalid CSR `%s', needs `h' extension invalid CSR `%s', needs rv32i extension invalid Hi register with immediate invalid INST in command line: %s invalid LOC expression invalid NaN setting -mnan=%s invalid PC-relative operand invalid PLT expression `%s' invalid Rt register number in 64-byte load/store invalid SIB address invalid VSIB address invalid WakeOnStatus %ld invalid XFR WideBus Address %ld invalid ZA tile invalid `%s' prefix invalid abi -mabi=%s invalid accumulator register invalid address invalid addressing mode invalid architectural extension invalid architecture -A%s invalid architecture -xarch=%s invalid architecture -z%s invalid architecture option -m%s, ignored invalid argument '%s' to -fdebug-prefix-map invalid attempt to declare external version name as default in symbol `%s' invalid auto-litpool-limit argument invalid auto-litpool-limit argument (range is 100-10000) invalid barrier type invalid base register invalid base register for register offset invalid branch operand invalid byte branch offset invalid cache operation name invalid char %s beginning operand %d `%s' invalid character %#x found inside .base64 string invalid character %s before operand %d invalid character %s in mnemonic invalid character %s in operand %d invalid character '%c' found inside .base64 string invalid characters in input invalid co-processor operand invalid condition invalid condition code '%s' invalid condition code name invalid configuration option '%s' in transition rule '%s' invalid constant invalid constant (%lx) after fixup invalid constant table offset %ld invalid constant: %d bit expression not in range %d..%d invalid constant: %d bit expression not in range %u..%u invalid constant: %d is not word align integer invalid constant: 10 bit expression not in range [-2^9, 2^9-1] invalid constant: 20 bit expression not in range -2^19..2^19-1 invalid constant: 25 bit expression not in range [-16777216, 16777215] invalid constant: 32 bit expression not in range [-0x80000000, 0x7fffffff] invalid constant: 32 bit expression not in range [0, 0xffffffff] invalid constant: 32 bit expression not word align invalid constant: bit expression not defined invalid control register name invalid data size %d invalid default displacement size "%s". Defaulting to %d. invalid destination memory operand invalid destination register invalid destination register list invalid destination unit invalid element selector invalid element size %d and vector size combination %c invalid empty loop invalid expression for operand %i of '%s' invalid expression in load/store multiple invalid expression in the address invalid flag '%s' invalid floating point numbers type `%s' invalid floating-point constant invalid fourth register invalid frame size invalid hvc expression invalid identifier for ".ifdef" invalid immediate invalid immediate field position invalid immediate for address calculation (value = 0x%08lX) invalid immediate for stack address calculation invalid immediate size invalid immediate value invalid immediate: %ld is out of range invalid index size for coldfire invalid indirect register size invalid instruction `%s' after `%s' invalid instruction for this architecture; needs invalid instruction shape invalid instruction size selected (%d) invalid instruction suffix invalid last instruction for a zero-overhead loop invalid length for .scomm directive invalid listing option `%c' invalid literal constant: pool needs to be closer invalid lrlive '%lu' invalid machine `%s' invalid machine mode `%s' invalid memory operand invalid merge / string entity size invalid mode invalid movx address register invalid movx dsp register invalid movy address register invalid movy dsp register invalid neon suffix for non neon instruction invalid number invalid number of registers in the list at operand %d -- `%s' invalid offset expression invalid offset register invalid offset, target not word aligned (0x%08lX) invalid offset, value too big (0x%08lX) invalid opcode invalid opcode '%s' in transition rule '%s' invalid operand invalid operand (%s section) for `%s' invalid operand (%s section) for `%s' when setting `%s' invalid operand in ldm invalid operand in stm invalid operand mode for this architecture; needs 68020 or higher invalid operand of ()+ invalid operand of -() invalid operand of S^# invalid operand size requested invalid operand to .code directive (%d) (expecting 16 or 32) invalid operand to opcode %s: `%s' invalid operands invalid operands (%s and %s sections) for `%s' invalid operands (%s and %s sections) for `%s' when setting `%s' invalid operands for cross-unit op invalid operands for opcode invalid operands to opcode %s: `%s' invalid or unsupported encoding in .cfi_lsda invalid or unsupported encoding in .cfi_personality invalid pc-relative address invalid performance register invalid pref operation name invalid priority '%lu' invalid pseudo operation invalid quickrot register specified invalid quickrot unit specified invalid range in vector register list invalid register invalid register '%s' for '%s' instruction invalid register expression invalid register for memory access invalid register list invalid register list at operand %d invalid register list to push/pop instruction invalid register mask invalid register name invalid register number (%ld) for '%s' invalid register number (%ld) for '%s' instruction invalid register number: %d is not in [r0--r7] invalid register operand invalid register operand #1 invalid register operand #2 invalid register operand #3 invalid register operand #4 invalid register operand size for `%s' invalid register operand: %s invalid register range invalid register stride at operand %d -- `%s' invalid register: r15 illegal invalid relaxation fragment result invalid reloc expression invalid relocation invalid relocation %s for field invalid relocation expression invalid relocation for '%s' instruction invalid relocation for field invalid relocation for instruction invalid relocation for operand %d of '%s' invalid relocation for operand %i of '%s' invalid relocation in instruction slot %i invalid rotation invalid rounding mode invalid scalar register in list invalid segment "%s" invalid shift invalid shift for the register offset addressing mode invalid shift operator invalid shift value: %ld invalid short form floating point immediate operand invalid single nop size: %d (expect within [0, %d]) invalid smc expression invalid source memory operand invalid source register invalid source register list invalid source unit invalid suffix invalid suffix after register. invalid swi expression invalid switch -m%s invalid symbolic operand invalid syntax invalid syntax for .dn directive invalid syntax for .qn directive invalid syntax for .req directive invalid syntax for .unreq directive invalid system register name invalid target hardware version invalid type for literal pool invalid unextended operand value invalid unwind opcode invalid use of "=immediate" invalid use of %s relocation invalid use of 'MSL' invalid use of 'MUL' invalid use of 32-bit register offset invalid use of 64-bit register offset invalid use of operator "%s" invalid use of vector register invalid value for special purpose register invalid vector group size invalid vector register in list invalid vector register name invalid version name '%s' for symbol `%s' invalid write mask `%s' invalid zeroing-masking `%s' is_stmt value not 0 or 1 isa number less than zero jump not 3..10 bytes away (is %d) jump over nop padding out of range jump target out of range jump target out of range; no usable trampoline found jump to a symbol in another ISA mode jump to misaligned address (0x%lx) junk `%s' after expression junk `%s' after register junk after operand %u of '%.*s' junk at end of line, first unrecognized character is `%c' junk at end of line, first unrecognized character valued 0x%x junk at end of line: "%s" junk at end of line: `%s' junk at end of machine string, first unrecognized character is `%c' junk found after instruction: %s.%s la must use with symbol. '%s' la used to load 64-bit address; recommend using dla instead label "$%d" redefined label "%ld$" redefined label %s was not defined in this dwarf section label after '||' label after predicate label not at start of execute packet labels are not valid inside bundles lacking label lacking label last register must be r7 ldr to register 15 must be 4-byte aligned ldrd/strd requires even:odd register pair leb128 operand is an undefined symbol: %s left operand is a bignum; integer 0 assumed left operand is a float; integer 0 assumed length length not needed length of .lcomm "%s" is already %ld. Not changed to %ld. li overflow: hi32:0x%x lo32:0x%x li rd label isn't correct instruction form libbfd ABI mismatch line %d: rep or repi must include at least 4 instructions line %d: unknown relocation type: 0x%x line number (%d) for .stab%c directive cannot fit in index field (20 bits) line numbers must be positive; line number %d rejected link register must be in a low numbered register link register unit must be one of %s literal pool insertion failed literal pool location required for text-section-literals; specify with .literal_position literal pool overflow literal referenced across section boundary lk addressing modes are invalid for memory-mapped register addressing lmi pseudo instruction should not use a label in imm field lo register required lo() relocation used on an instruction which does not support it loading the same register in parallel operation local label `%s' is not defined local label too large near %s long jump required loop containing less than three instructions may trigger hardware errata loop count constant %ld is out of range [1..%d] loop end too close to another loop end may trigger hardware errata loop target does not follow loop instruction in section loop: 32-bit displacement not supported low register (r0-r15) expected, not '%.100s' lower 16 bits of mask ignored lui expression not in range 0..1048575 m68k and cf features both selected macro %s not implemented yet macro instruction expanded into a wrong size instruction in a 16-bit branch delay slot macro instruction expanded into a wrong size instruction in a 32-bit branch delay slot macro instruction expanded into multiple instructions macro instruction expanded into multiple instructions in a branch delay slot macro invoked from here macro requires $at register while noat in effect macro requires $at while $at in use macro used $at after ".set noat" macros nested too deeply major opcode is not sorted for %s major opcode not in range [0x%02x - 0x%02x] malformed reglist in push/pop mask not on destination operand mask trims opcode bits for %s mask, index, and destination registers must be distinct mask, index, and destination registers should be distinct matching operands to opcode md5 value too small or not a constant md5_stream failed md_apply_fix: unknown r_type 0x%x md_apply_fix: unknown reloc type 0x%x md_estimate_size_before_relax memory destination needed for instruction `%s' after `xrelease' minor opcode not in range [0x00 - 0x3f] misaligned branch destination misaligned data misaligned offset mismatch between opcode size and operand size mismatch between register and suffix mismatch for format '%s': #slots = %d, #opcodes = %d mismatched .eb mismatched element/structure types in list mismatched parentheses misplaced .procend misplaced PIC operand missing '%c' missing ')' missing ']' missing + missing .end missing .end at end of assembly missing .end or .bend at end of file missing .endp before .cfi_startproc missing .fnstart before unwinding directive missing .func missing .proc missing = missing CPS flags missing DSP name `%s' missing ZA tile size missing [ missing ] missing `)' missing `)' after formals in macro definition `%s' missing `.end' missing `]' missing `lock' with `%s' missing `}' missing `}' in `%s' missing `}' or `,' in pseudo-suffix missing abi name `%s' missing alignment missing alignment hint missing architectural extension missing architecture name `%s' missing argument missing argument for %s_check directive missing argument separator ',' for .cpsetup missing block type missing braces at operand %d missing break count missing call argument missing call signature missing class missing close quote; (assumed) missing closing '"' missing closing `%c' missing closing brace missing closing parenthesis missing comma missing comma after insn constant missing comma or colon missing condition code in structured control directive missing cpu architecture missing cpu name `%s' missing do missing element size missing emulation mode name missing expression missing expression for paper width missing expression in .abiversion directive missing expression in .localentry directive missing expression in .size directive missing flags: one of 'P', 'N' or 'Z' required missing fpu name `%s' missing frame size missing horizontal or vertical suffix at operand %d missing immediate expression missing immediate offset missing label missing label '%s' in func '%s' may result in imprecise cfg missing local expression missing local index missing model parameter missing name missing offset missing offset in the pre-indexed address missing operand missing operand after comma missing operand; zero assumed missing or bad offset expression missing or invalid displacement expression `%s' missing or invalid displacement expression `%s' taken as 0 missing or invalid expression `%s' missing or invalid immediate expression `%s' missing predication type missing real symbol name missing register index missing reloc type missing rename string missing reserved current_memory/grow_memory argument missing rotation field after comma missing separator missing shift amount missing size missing size expression missing sizeof_stub expression missing stack size missing string missing symbol name missing symbol name for .variant_cc directive missing table index missing then missing to or downto missing type missing type suffix missing value missing version name in `%s' for symbol `%s' mnemonic suffix used with `%s' more than 65K literal pools mov cannot use RD port as destination multibyte character (%#x) encountered in %s multibyte character (%#x) encountered in %s at or near line %u multibyte character (%#x) encountered in input multiple '||' on same line multiple branches or jumps in the same bundle multiple condition specifications multiple emulation names specified multiple formats specified for one bundle; using '%s' multiple literals in expansion multiple movx specifications multiple movy specifications multiple parallel processing specifications multiple predicates on same line multiple sections remapped to output section %s multiple vediv constants multiple versions [`%s'|`%s'] for symbol `%s' multiple vlen constants multiple vlmul constants multiple vma constants multiple vsew constants multiple vta constants multiple writes to the same register must be @(r0,...) must provide temp if destination overlaps mask must specify extensions to add before specifying those to remove need PIC qualifier with symbol. '%s' needs @GOT or @GOTOFF. %s negative alignment negative nop control byte, ignored negative offset negative size negative value ignored in %s nested .bs blocks nested .ent directives nested software pipelined loop new line in title new paper width is too small new section '%s' defined without attributes - this might cause problems next outside of structured loop no %d-byte relocations available no '(' to match ')' no '[' to match ']' no .cprestore pseudo-op used in PIC code no .frame pseudo-op used in PIC code no EVEX encoding no HOWTO loong relocation number %d no VEX/XOP encoding no architecture contains all the instructions used no base64 characters expected after '=' padding characters no compiled in support for 32bit x86_64 no compiled in support for 64 bit object file format no compiled in support for ix86 no compiled in support for x86_64 no current file pointer no entry symbol for global function '%s' no file name following -t option no filename following .INCLUDE pseudo-op no floating point unit specified no function type on PLT reloc no hppa_fixup entry for fixup type 0x%x no instruction mnemonic suffix given and no register operands no instruction mnemonic suffix given and no register operands; can't size `%s' no instruction mnemonic suffix given; can't determine immediate size no known dwarf XCOFF section for flag 0x%08x no match insn: %s %s no registered fragment for literal no relaxation found for this instruction. no sequence number after !%s no size modifier after period, .w assumed no such architecture modifier: `%s' no such architecture: `%s' no such instruction: `%s' no such machine extension `%s' no suitable GREG definition for operands no tag specified for %s no way to handle .file within .ent/.end section no-auto-litpools is incompatible with auto-litpool-limit non-PIC jump used in PIC library non-absolute expression in constant field non-absolute value used with .space/.bes non-constant .sleb128 is not supported non-constant byte count non-constant expression in ".elseif" statement non-constant expression in ".if" statement non-constant fill count for absolute section non-contiguous register range non-immediate OPF operand, ignored non-optional operand %d follows optional operand in %s non-pc-relative relocation for pc-relative field not a 16 bit instruction '%s' not enough operands (%d) for '%s'; expected %d not support reloc bit-field fmt: %c%c %s args: %s number (0x%llx) larger than 32 bits number (0x%lx) larger than 32 bits number invalid number larger than 64 bits number must be positive and less than %d number of literal tokens != 1 number of operands mismatch numeric view can only be asserted to zero odd address operand: %ld odd displacement at %x odd distance branch (0x%lx byte) odd distance branch (0x%lx bytes) odd number cannot be used here odd number of bytes in operand description odd register cannot be used here offset and base must be from the same unit offset has different size from base offset in operand %u of '%.*s' not divisible by %u offset in operand %u of '%.*s' out of range offset must be a multiple of %d offset must be zero in ARM encoding offset not a multiple of 4 offset out of range offset overflow (%+ld) offset overflow (%+lld) offset to unaligned destination offset too large offset value out of range only 'LSL' shift is permitted only 'MUL VL' is permitted only 'MUL' is permitted only D and Q registers may be indexed only D registers may be indexed only LSL shift allowed in thumb mode only SUBS PC, LR, #const allowed only constant expression allowed only constant offsets supported in absolute section only floating point zero is allowed as immediate value only lo regs allowed with immediate only lower 16-bits of first operand are used only one type should be specified for operand only one version name with `@@@' is allowed for symbol `%s' only r0 can be used as byte count register only r0.bX byte fields of r0 can be used as byte count only r15 allowed here only single block types allowed only two consecutive VFP SP registers allowed here opcode %s not found in opcode hash table opcode '%s' not supported for target %s opcode '%s': cannot find literal definition opcode '%s': could not parse operand '%s' in '%s' opcode '%s': no bound opname '%s' for precondition in '%s' opcode '%s': precondition only contains constants in '%s' opcode '%s': replacement does not have %d op opcode '%s': replacement does not have %d ops opcode '%s': unidentified operand '%s' in '%s' opcode 'NOP.N' unavailable in this configuration opcode `%s' not supported for target %s opcode has no effect opcode is not sorted for %s opcode missing or not found on input line opcode not supported in the `insn32' mode opcode not supported in the `insn32' mode `%s' opcode not supported on this processor: %s (%s) opcode not valid for this cpu variant opcode residual (%#llx) too wide opcode residual (%#lx) too wide opcode-specific %s relocation used outside an instruction opcodes '%s' (slot %d) and '%s' (slot %d) both have volatile port accesses opcodes '%s' (slot %d) and '%s' (slot %d) write the same port opcodes '%s' (slot %d) and '%s' (slot %d) write the same register opcodes '%s' (slot %d) and '%s' (slot %d) write the same state open CFI at the end of file; missing .cfi_endproc directive operand operand %d must be %s -- `%s' operand %d must be an immediate operand %d must be an immediate expression operand %d must be constant operand %d must be scalar operand %d must be the same register as operand 1 -- `%s' operand %d must have a vector group size of %d -- `%s' operand %d must have the same immediate value as operand 1 -- `%s' operand %d of '%s' has invalid value '%u' operand %d of '%s' has out of range value '%u' operand %d out of range operand %d overlap in %s operand %d: base register specified but zero operand %d: expected %s name operand %d: expected %s name as base register operand %d: expected %s name as index register operand %d: illegal operand operand %d: illegal use expression: `%s` operand %d: index register specified but zero operand %d: invalid floating-point register (FPR) pair (valid FPR pair operands are 0, 1, 4, 5, 8, 9, 12 or 13) operand %d: invalid length field specified operand %d: invalid operand suffix operand %d: missing %s operand operand %d: odd numbered general purpose register specified as register pair operand %d: operand out of range (%ld is not between %ld and %ld) operand %d: operand out of range (%lld is not between %lld and %lld) operand %d: syntax error; '%c' not allowed here operand %d: syntax error; expected ',' operand %d: syntax error; missing '(' after displacement operand %d: syntax error; missing ')' after base register operand %d: too many fixups operand %s0x%lx out of range. operand %u `%s%s' implicitly denotes `%s%s' to `%s%s' group in `%s' operand %u of '%.*s' is read-only operand %u of '%.*s' is write-only operand %u of '%.*s' not a valid base address register operand %u of '%.*s' not a valid memory reference operand %u of '%.*s' not a valid return address register operand %u of '%.*s' not constant operand %u of '%.*s' on wrong side operand %u of '%.*s' out of range operand 1 must be FPSCR operand index error for %s operand is not an absolute constant operand is not an immediate operand is not duplicate of the previous one operand mask overflow operand mismatch -- `%s' operand must be LR register operand must be SP register operand must be a constant operand must be a constant or a label operand must be a multiple of 2 operand must be a multiple of 4 operand must be absolute in range %lx..%lx, not %lx operand must be absolute in range %u..%u, not %ld operand must be r12 operand number mismatch operand out of range operand out of range (%d is not between %d and %d) operand out of range (%ld is not between %ld and %ld) operand out of range (%lld is not between %lld and %lld) operand out of range, instruction expanded operand out of range: %ld operand out of range: %lu operand out of range: 0x%lx operand overflow operand references R%ld of instruction before previous. operand references R%ld of previous instruction. operand references R%ld of previous load. operand size mismatch operand size must be specified for immediate VMOV operand size must match register width operand type mismatch operand types can't be inferred operand value out of range for instruction operand/size mis-match operands 0 and 1 must be the same register operands for opcode `%s' do not match any valid format operands mismatch operands were not reducible at assembly-time operation combines symbols in different segments option `%s' may not be negated option `%s' not recognized option `-%c%s' is deprecated: %s option `-A%s' is deprecated: use `-%s' or higher out of memory out of range out of range label-relative fixup value output verbose error messages overflow overflow in branch to %s; converted into longer instruction sequence overflow in immediate argument overflow in literal (.lit8) table overflow in literal (.lita) table p2align not supported on this target packing conflict: %s must dispatch sequentially padding added parallel parallel instruction not following another instruction parentheses ignored parse error pc may not be used with write-back pc-relative pc-relative address offset out of range pc-relative load offset not word aligned pc-relative load offset out of range pc-relative offset out of range, shall fit in 16 bits pc-relative offset out of range, shall fit in 32 bits pce instruction error (16 bit || 16 bit). pcrel for branch to %s too far (0x%lx) pcrel for branch to %s too far (0x%x) pcrel for loopt too far (0x%lx) pcrel for lrw/jmpi/jsri to %s too far (0x%lx) pcrel offset for branch to %s too far (0x%lx) pcrel relocation not allowed in an instruction pcrel too far pcrel too far BFD_RELOC_BFIN_10 pcrel too far BFD_RELOC_BFIN_11_PCREL pcrel too far BFD_RELOC_BFIN_12 pcrel too far BFD_RELOC_BFIN_24 pcrel too far BFD_RELOC_BFIN_5 pcrel too far BFD_RELOC_MOXIE_10 personality routine required before .handlerdata directive personality routine specified for cantunwind frame pointer register (X, Y or Z) required pointer register (Y or Z) required pointer register Z required polymorphs are not enabled. Use -mP option to enable. post-index must be a register post-indexed expression used in preload instruction postincrement not supported powerpc_operands[%d] duplicates powerpc_operands[%d] powerpc_operands[%d].bitm invalid pre-indexed expression expected predicate not followed by instruction predication on A0 not supported on this architecture prefer-const16 conflicts with prefer-l32r prefer-l32r conflicts with prefer-const16 premature end of floating point prefix previous .ent not closed by a .end previous CFI entry not closed (missing .cfi_endproc) previous `%s' sequence has not been closed previous movx requires nopy previous movy requires nopx privileged elf attributes must set before any instructions profiling in absolute section? pseudo instruction `%s' not supported pseudo prefix ahead of label; ignoring pseudo prefix without instruction pseudo-op illegal within .struct/.union pseudo-prefix conflicts with encoding specifier push/pop do not support {reglist}^ qualifying predicate not followed by instruction quick branch offset %d out of range %d to %d r0-r12, lr or APSR expected r12 not allowed here r13 not allowed here r14 not allowed as first register when second register is omitted r14 not allowed here r15 based store not allowed r15 not allowed here r2 should not be used in indexed addressing mode rd must be even number. rdhi and rdlo must be different rdhi, rdlo and rm must all be different re-entrant code read-only CSR is written `%s' record type is not valid record_type_not_valid redefined symbol cannot be used on reloc redefinition of global register redefinition of mcu type `%s' to `%s' redundant %s prefix reg should <= 31 reg-reg expected register '%s%s' cannot be used here register alias %s is deprecated, use %s instead register expected register expected, but saw '%.6s' register expected, not '%.100s' register is out of order register is wrong size for a word %s register is wrong size for address %s register list must be even numbered register list must be from the same unit register list must contain at least 1 and at most 16 registers register list must contain at least 1 and at most 32 registers register list must not contain duplicates register list not in ascending order register must be either sp or set by a previousunwind_movsp directive register name or number from 0 to 31 required register name or number from 16 to 31 required register number %u not supported on this architecture register number above 15 required register number out of range register number too large for push/pop register offset not allowed in pre-indexed addressing mode register operand expected, but got scalar register out of range in list register pair for operand %u of '%.*s' not a valid even/odd pair register r%d out of range register r0 cannot be used here register r16-r23 required register r24, r26, r28 or r30 required register range not in ascending order register rh%d out of range register rl%d out of range register rq%d does not exist register rq%d out of range register rr%d does not exist register rr%d out of range register same as write-back base register save offset not a multiple of %u register scaling is being ignored here register section has contents register stride must be 1 register stride must be 1 or 2 register syntax is .register %%g[2367],{#scratch|symbolname|#ignore} register type mismatch register unit must be one of %s register value used as expression registers may not be the same rel too far BFD_RELOC_16 rel too far BFD_RELOC_8 rel31 relocation overflow relative address out of range relative call out of range relative jump out of range relax hint unrecognized instruction: line %d. relaxable branches not supported in absolute section relaxation not supported relaxed out-of-range branch into a jump reloc %d not supported by object file format reloc not within (fixed part of) section relocated field and relocation type differ in signedness relocation %s isn't supported by the current ABI relocation cannot be done when using -mrelocatable relocation is not supported relocation not allowed relocation not applicable relocation out of range relocation overflow relocation qualifier does not match instruction size relocation valid in thumb1 code only repeat < 0; .fill ignored repeat count cannot be used with %s repeat instruction used with non-register mode instruction replacing `rep'/`repe' prefix by `bnd' require imm low %d bit is 0. required displacement wasn't given in indirect reference residual low bits in pmem diff relocation resource conflict (A%d) resource conflict (C flag) resource conflict (F flag) resource conflict (PSW) resource conflict (R%d) rest of line ignored; first ignored character is `%c' restore without save return column number %d overflows in CIE version 1 returned from mips_ip(%s) insn_opcode = 0x%x rex2 pseudo prefix cannot be used right operand is a bignum; integer 0 assumed right operand is a float; integer 0 assumed ror #imm not supported rotation can only be 0, 8, 16, or 24 rounding down first operand float to signed int rounding down first operand float to unsigned int rva without symbol s suffix on comparison instruction is deprecated s3_PIC code offset overflow (max 16 signed bits) same oszc flag used twice same type of prefix used twice scalar fp16 instruction cannot be conditional, the behaviour is UNPREDICTABLE scalar index must be constant scalar index out of range scalar must have an index scalar out of range scalar out of range for multiply instruction scale factor invalid on this architecture; needs cpu32 or 68020 or higher scale factor of %d without an index register score3d instruction. sdaoff() relocation used on an instruction which does not support it second second .ent directive found before .end directive second operand missing second operand must be 1 second operand must be 4 second operand of .insn not a constant second register should be greater than first register second register should follow dash in register list section section %s already has a group (%s) section %s renamed multiple times section '%s' finished with an open IT block. section '%s' finished with an open VPT/VPST block. section `%s' aliased to `%s' is not used section alignment must be >= 4 bytes to check MULS/MULU safeness section change from within a BSPEC/ESPEC pair is not supported section does not have enough alignment to ensure safe PC-relative loads section name '%s' already defined as another symbol seek to end of .incbin file failed `%s' segment segment override on `%s' is ineffectual selected FPU does not support instruction selected architecture does not support wide conditional branch instruction selected processor does not have all features of selected architecture selected processor does not support 'A' form of this instruction selected processor does not support 32bit wide variant of instruction `%s' selected processor does not support ARM opcodes selected processor does not support DSP extension selected processor does not support PACBTI extention selected processor does not support PSTATE field name '%s' selected processor does not support SETPAN instruction selected processor does not support THUMB opcodes selected processor does not support `%s' selected processor does not support `%s' in ARM mode selected processor does not support `%s' in Thumb mode selected processor does not support `%s' in Thumb-2 mode selected processor does not support bf16 instruction selected processor does not support cde instruction selected processor does not support fp16 instruction selected processor does not support instruction selected processor does not support requested special purpose register selected processor does not support system register name '%s' selected target format '%s' unknown sequence number in use for !tlsgd!%ld sequence number in use for !tlsldm!%ld sequential set can only use RD port as source set: number not in -2147483648..4294967295 range set: number not in 0..4294967295 range setend use is deprecated for ARMv8 setsw: number not in -2147483648..4294967295 range setting incorrect section attributes for %s setting incorrect section type for %s setx: illegal temporary register g0 setx: temporary register same as destination register shift amount out of range 0 to 63 shift by register not allowed in thumb mode shift count shift expression expected shift expression is too large shift immediate must be 1, 2 or 3 for half-word, word or double-word accesses respectively shift must be constant shift not allowed for bitmask immediate shift operator expected shift out of range shift value over 3 not allowed in thumb mode shifts in CMP/MOV instructions are only supported in unified syntax short branch with zero offset: use :w shortcut designator invalid signed .word overflow; switch may be too large; %ld at 0x%lx signed instruction operand out of range, shall fit in 32 bits signed number signed value out of range signed16 PCREL value out of range signed37 PCREL value out of range signed43 PCREL value out of range simd instructions operate on pair values (L prefix) single instruction is %u bytes long, but .bundle_align_mode limit is %u bytes size (%ld) out of range, ignored size is not 4 or 6 size negative; .fill ignored size of "%s" is already %ld; not changing to %ld size override not allowed with `%s' size value for space directive too large: %lx skip (%ld) or count (%ld) invalid for file size (%ld) skipping SFrame FDE; %s register %u in .cfi_register skipping SFrame FDE; %s register %u in .cfi_val_offset skipping SFrame FDE; .cfi_def_cfa_offset without CFA base register in effect skipping SFrame FDE; .cfi_negate_ra_state_with_pc skipping SFrame FDE; .cfi_remember_state without prior SFrame FRE state skipping SFrame FDE; .cfi_window_save skipping SFrame FDE; CFI insn %s (%#x) skipping SFrame FDE; FP without RA on stack skipping SFrame FDE; non-SP/FP register %u in .cfi_def_cfa skipping SFrame FDE; non-SP/FP register %u in .cfi_def_cfa_register skipping SFrame FDE; non-default RA register %u skipping prefixes on `%s' skipping two-word instruction smi pseudo instruction should not use a label in imm field some symbol undefined; zero assumed source source and address units must not be shared for this addressing mode source and destination increment mode must agree source and destination must be different source and destination register must be in different units source operand must be 16bit absolute address source operand must be 8 bit register source register must be in the trigger unit source register must be r1 source register same as write-back base source register should be even numbered source registers should be even numbered source1 and dest must be same register space allocation too complex in absolute section space allocation too complex in common section sparc convert_frag special left instruction `%s' kills instruction `%s' in right container specified location wasn't TETRA-aligned spill_mask record unimplemented. spu convert_frag spurious operands; (%d operands/instruction max) st/ld offset 23 instruction was disabled . stack frame layout does not match personality routine stack frame layout too complex for unwinder stack increment must be multiple of 4 stack pointer offset too large for personality routine stand-alone `%s' prefix start address not supported strange paper height, set to no form stray `\' stride must be a multiple of 64; lower 6 bits ignored stride of 2 unavailable when element size is 8 string too big (%lu bytes) strings must be placed into a section support ARM/Thumb interworking swp{b} use is deprecated for ARMv6 and ARMv7 swp{b} use is obsoleted for ARMv8 and later symbol "%s" undefined; zero assumed symbol %s is in a different section symbol %s is weak and may be overridden later symbol '%s' already has its type set symbol '%s' contains multibyte characters symbol '%s' is already defined symbol '%s' with multiple versions cannot be used in relocation symbol `%s' aliased to `%s' is not used symbol `%s' already defined symbol `%s' can not be both weak and common symbol `%s' is already defined symbol `%s' is already defined as "%s"/%s%ld symbol definition loop encountered at `%s' symbol in .toc does not match any .tc symbol name not recognised in the current locale symbol size computation overflow symbol too far away symbol type "%s" is not supported by MIPS targets symbol type "%s" is supported only by GNU and FreeBSD targets symbol type "%s" is supported only by GNU targets symbol%d symbol+offset@%s means symbol@%s+offset symbol+offset@%s not supported symbolic operand not allowed symbols assigned with .asg must begin with a letter symbols assigned with .eval must begin with a letter syntax error syntax error in .startof. or .sizeof. syntax error in @(disp,[Rn, gbr, pc]) syntax error in @(r0,...) syntax error in @(r0...) syntax error in register list syntax error in structured control directive syntax error: condition code not expected syntax error: register not expected syntax error: system register not expected syntax error: value is missing before the register name syntax error: vector register not expected syntax error; end of line, expected `%c' syntax error; found `%c', expected `%c' system register name '%s' is deprecated and may be removed in a future release system registers cannot be included in list tag not found for .tag %s target out of range tdaoff() relocation used on an instruction which does not support it temporary switch for dumping text label `%s' aligned to odd boundary the %d-bit %s architecture does not support the `%s' extension the %s name '%s' is too long (maximum 16 characters) the XCOFF file format does not support arbitrary sections the `%s' extension requires %s%d revision %d or greater the `%s' extension requires 64-bit FPRs the `%s' extension was removed in %s%d revision %d the architecture string of -march and elf architecture attributes cannot be empty the equals character cannot be the second character in a block of four base64 encoded bytes the equals character cannot start a block of four base64 encoded bytes the first operand must be a symbol the floating-point format has not been set (or has been disabled) the last offset is equal to the first offset the last offset is less than the first offset the number of .indirect_symbols defined in section %s does not match the number expected (%d defined, %d expected) the offset 0x%08lX is not representable the only valid suffixes here are '(plt)' and '(tlscall)' the optional immediate offset can only be 0 the preceding `%s' should be followed by `%s` rather than `%s` -- `%s' the register list must have a stride of %d at operand %d -- `%s' the register list must have a stride of %d or %d at operand %d -- `%s` the source register must not be $0 the source register must not be $31 the specified option is not accepted in DSB the specified option is not accepted in ISB the specified relocation type is not allowed for 32-bit register the specified relocation type is not allowed for MOVK the top half of a 128-bit FP/SIMD register is expected the type of %s is too complex; it will be simplified the use of -mvle requires -a32. the use of -mvle requires big endian. the yielding instruction %s may not be in a delay slot. there are no pc-relative size relocations there are no unsigned pc-relative relocations third this `%s' should have an immediately preceding `%s' -- `%s' this `.arch pop' requires `.code%u%s' to be in effect this addressing mode is not applicable for destination operand this addressing mode requires base-register writeback this group relocation is not allowed on this instruction this instruction does not accept an accumulator this instruction does not accept an immediate this instruction implies use of ARMv8.1 AdvSIMD. this instruction requires a post-indexed address this instruction will not write back the base register this instruction will write back the base register this relocation modifier is not allowed on this instruction this string may not contain '\0' this type of register can't be indexed thumb conditional instruction should be in IT block too few operands too few register/memory operands too many !literal!%ld for %s too many .dim entries too many .size entries too many GREG registers allocated (max %d) too many IVC2 insns to pack together too many IVC2 insns to pack with a 16-bit core insn too many IVC2 insns to pack with a 32-bit core insn too many arguments too many fixups too many instructions in execute packet too many lda insns for !gpdisp!%ld too many ldah insns for !gpdisp!%ld too many lituse insns for !lituse_tlsgd!%ld too many lituse insns for !lituse_tlsldm!%ld too many memory references for `%s' too many operands too many operands (%d) for '%s'; expected %d too many operands in instruction too many operands to '%.*s' too many pcrel_hi too many positional arguments too many register operands with VSIB too many register/memory operands too many registers in vector register list too many st_End's too many unwind opcodes too many unwind opcodes for personality routine 0 too many unwinding instructions trailing garbage after expression: %s translating bgeni to movi translating bmaski to movi translating mgeni to movi translating to `%s %s%s' translating to `%s %s%s,%s%s' translating to `%sp' trap value %ld is not valid tried to set unrecognized symbol: %s truncated file `%s', %ld of %ld bytes read two dest registers must be distinct type %d reloc done? type mismatch in vector register list type specifier has the wrong number of parts types specified in both the mnemonic and operands unable to compute ADRL instructions for PC offset of 0x%lx unable to continue with assembly. unable to create reloc for build note unable to generate unwinding opcode for frame pointer offset unable to generate unwinding opcode for frame pointer reg %d unable to generate unwinding opcode for reg %d unable to include `%s' unable to locate include file: %s unable to pack %s by itself? unable to rebuffer file: %s unable to repeat %s insn unable to restore return address from previously restored reg unable to widen instruction unaligned branch target: %d bytes at 0x%lx unaligned data at an absolute location is not supported unaligned entry instruction unaligned loop: %d bytes at 0x%lx unassigned file number %ld unbalanced double quotes in operand %d. unbalanced figure braces unbalanced parenthesis in operand %d. unclosed '(' undecodable fix undecodable instruction in instruction frag undefined combination of operands undefined linked-to symbol `%s' on section `%s' undefined local label `%s' undefined symbol %s in PCR relocation undefined symbol %s used as an immediate value undefined symbol for opcode "%s" undocumented instruction unexpected %s fixup unexpected .cantunwind directive unexpected .cfi_inline_lsda unexpected .handlerdata directive unexpected .unwind_movsp directive unexpected 12-bit reloc type unexpected 18-bit reloc type unexpected PC relative expression unexpected TLS relocation unexpected `"' in expression unexpected addressing mode for %s unexpected argument to --multibyte-input-option: '%s' unexpected bit specified after APSR unexpected character `%c' in element size unexpected character `%c' in predication type unexpected character `%c' in type specifier unexpected characters following instruction unexpected comma after the mnemonic name `%s' -- `%s' unexpected comma before the omitted optional operand unexpected end of file in irp or irpc unexpected end of file in macro `%s' definition unexpected end of line unexpected fix unexpected literal (%s) unexpected negative constant unexpected register in the immediate operand unexpected register name `%s' in expression unexpected register type at operand %d unexpected section size information unexpected shift operator unexpected storage class %d unexpected type character `b' -- did you mean `bf'? unexpected vector group size at operand %d -- `%s' unhandled %d unhandled CFA insn for unwinding (%d) unhandled local relocation fix %s unhandled operand code %d unhandled reloc %s in md_pcrel_from_section unhandled relocation type %s unhandled: .proc %s,%d unimplemented .nops directive unimplemented opcode "%s" unimplemented relocation suffix unimplemented segment %s in operand unindexed addressing used in preload instruction unknown unknown -mpid= argument '%s' unknown .gnu_attribute value unknown .loc sub-directive `%s' unknown ABI version`%s' unknown CSR `%s' unknown DSP `%s' unknown DSP prefix character %c %s unknown DWARF option %s unknown EABI `%s' unknown FPU configuration `%s' unknown GNU build attribute value '%d' for Tag_GNU_MSP430_Data_Region(%d) in .gnu_attribute directive unknown ISA level %s unknown ISA or architecture %s unknown MCU: %s unknown MSPABI build attribute tag '%d' in .mspabi_attribute directive unknown MSPABI build attribute value '%d' for %s(%d) in .mspabi_attribute directive unknown MSPABI build attribute value '%d' for OFBA_MSPABI_Tag_ISA(%d) in .mspabi_attribute directive unknown abi `%s' unknown addressing mode %s unknown arch name `%s' unknown architectural extension `%s' unknown architecture unknown architecture %s unknown architecture '%s' unknown architecture `%s' unknown architecture `%s' unknown architecture extension `%s' unknown architecture: %s unknown argument for .usepv unknown baseline `%s' unknown condition code: %s unknown constraint `%c' unknown cpu `%s' unknown default cpu = %s, os = %s unknown default privileged spec `%d.%d.%d' set by privileged elf attributes unknown default privileged spec `%s' set by -mpriv-spec or --with-priv-spec unknown directive unknown escape unknown escape '\%c' in string; ignored unknown execution type passed to write_2_short() unknown expression in operand %s unknown expression in operand %s. Use #llo(), #lhi(), #hlo() or #hhi() unknown fixup size unknown floating point abi `%s' unknown floating point format `%s' unknown floating point mnemonic: "%s" unknown floating point prefix character unknown floating type '%c' unknown fpu `%s' unknown group relocation unknown implicit IT mode `%s', should be arm, thumb, always, or never. unknown instruction '%s' unknown interrupt %s unknown mnemonic -- `%s' unknown mnemonic `%s' -- `%s' unknown mnemonic: "%s" unknown opcode unknown opcode "%s" unknown opcode %s unknown opcode '%s' unknown opcode `%s' unknown opcode or format name '%s' unknown opcode: %s unknown opcode: `%s' unknown operand %s unknown operand count unknown operand shift: %x unknown operand to .arch unknown operator %s. Did you mean X(Rn) or #[hl][hl][oi](CONST) ? unknown option `%s' unknown or invalid section attribute '%s' unknown or invalid section type '%s' unknown or missing PSTATE field name unknown or missing operation name unknown or missing system register name unknown parameter following .SECTION directive: %s unknown procedure kind unknown profiling flag - ignored. unknown pseudo-op: `%s' unknown record type %d (in %s) unknown register %s unknown register '%s' -- .req ignored unknown register `%s' unknown register `%s` unknown register alias '%s' unknown relocation (%u) unknown relocation modifier unknown section attribute %s unknown section attribute '%c' unknown user-defined function %s unknown vector operation: `%s' unknown width specifier '.%c' unknown/incorrect operand unmatched '[' unmatched .end directive unpredictable DCTI couple unpredictable load of register pair -- `%s' unpredictable load pair transfer with register overlap -- `%s' unpredictable transfer with writeback (load) -- `%s' unpredictable transfer with writeback (store) -- `%s' unpredictable transfer with writeback -- `%s' unpredictable: identical base and status registers --`%s' unpredictable: identical transfer and status registers --`%s' unrecognised RX CPU type %s unrecognised alignment value in .SECTION directive: %s unrecognised argument to -mcpu option '%s' unrecognised cpu type '%s' unrecognised float16 format "%s" unrecognised instruction %s unrecognised instruction size modifier .%c unrecognized %d-bit version of microMIPS opcode unrecognized .linkonce type `%s' unrecognized .option directive: %s unrecognized .section attribute: want a,e,o,w,x,M,S,G,T or number unrecognized CPS flag unrecognized characters at end of parallel processing insn unrecognized default cpu `%s' unrecognized emulation name `%s' unrecognized extended version of MIPS16 opcode unrecognized flag unrecognized fopt option unrecognized instruction `%s' unrecognized opcode unrecognized opcode: `%s' unrecognized option "%s" unrecognized option `-%c%s' unrecognized option `--%s' unrecognized option `--%s=%s' unrecognized oszc flags or illegal `,' in pseudo-suffix unrecognized pseudo-suffix unrecognized register name `%s' unrecognized reloc type unrecognized relocation suffix unrecognized section attribute unrecognized section type unrecognized stab type '%c' unrecognized symbol suffix unrecognized symbol type "%s" unrecognized syntax mode "%s" unrecognized unextended version of MIPS16 opcode unrecognized values unresolvable or nonpositive repeat count; using 1 unresolved expression that must be resolved unresolved loop target symbol: %s unshifted register required unsigned number unsigned value out of range unsupported BFD relocation size %d unsupported BFD relocation size %u unsupported alignment for instruction unsupported broadcast unsupported byte value; use a different suffix unsupported constant in relocation unsupported constant size %d unsupported fixup size %d unsupported flag %i in line directive unsupported fptr fixup unsupported fptr fixup size %d unsupported instruction `%s' unsupported instruction, assembled as NOP unsupported large constant unsupported masking unsupported mbind section info: %s unsupported relocation unsupported relocation against %s unsupported relocation for DS offset field unsupported relocation type unsupported section attribute '%c' unsupported section id: %s unsupported static rounding/sae unsupported syntax unsupported use of %s unsupported use of .ehword unsupported use of .gpdword unsupported use of .gpword unsupported variable nop control in .nops directive unsupported variable size or fill value unsupported vector index register unsupported with Intel mnemonic unterminated string unterminated string; newline inserted until without repeat untraceable control flow for func '%s' unwind opcode too long unwound frame has negative size unwound stack pointer not doubleword aligned use -march=armv2 use -march=armv2a use -march=armv3 use -march=armv3m use -march=armv4 use -march=armv4t use -march=armv5 use -march=armv5t use -march=armv5te use -mcpu=all use -mcpu=arm1 use -mcpu=arm2 use -mcpu=arm250 use -mcpu=arm3 use -mcpu=arm6 use -mcpu=arm600 use -mcpu=arm610 use -mcpu=arm620 use -mcpu=arm7 use -mcpu=arm70 use -mcpu=arm700 use -mcpu=arm700i use -mcpu=arm710 use -mcpu=arm7100 use -mcpu=arm710c use -mcpu=arm710t use -mcpu=arm720 use -mcpu=arm720t use -mcpu=arm740t use -mcpu=arm7500 use -mcpu=arm7500fe use -mcpu=arm7d use -mcpu=arm7di use -mcpu=arm7dm use -mcpu=arm7dmi use -mcpu=arm7m use -mcpu=arm7tdmi use -mcpu=arm8 use -mcpu=arm810 use -mcpu=arm9 use -mcpu=arm920 use -mcpu=arm940 use -mcpu=arm9tdmi use -mcpu=iwmmxt use -mcpu=strongarm use -mcpu=strongarm110 use -mcpu=strongarm1100 use -mcpu=strongarm1110 use -mcpu=xscale use -mfpu=softvfp use .code16 to ensure correct addressing mode use frame pointer use of .indirect_symbols requires `-dynamic' use of PC in this instruction is deprecated use of old and new-style options to set CPU type use of old and new-style options to set FPU type use of r13 is deprecated use of r15 in blx in ARM mode is not really useful use of r15 in bx in ARM mode is not really useful use of r15 in bxj is not really useful use stack size checking used $%u with ".set at=$%u" used $at without ".set noat" using using a bit field width of zero valid endian specifiers are be or le value %d out of range. Use #lo() or #hi() value %ld out of range value %lu is too large for a byte operand value 0x%llx truncated to 0x%llx value 0x%lx truncated to 0x%lx value 0x%x out of extended range. value cannot be expressed as a .cv_scomp value cannot be expressed as a .cv_ucomp value conflicts with instruction length value not in range [-0xffffffff, 0xffffffff] value not in range [0, 0x7fffffff] value not in range [0, 0xffffffff] value of %ld out of byte displacement range. value of %ld out of double word displacement range. value of %ld out of word displacement range. value of %ld too large for 16-bit branch value of %ld too large for 8-bit branch value of %s too large for field of %d byte at %s value of %s too large for field of %d bytes at %s value out of range value out of range: 0x%x value stored for r%d is UNKNOWN value too large for 1-byte field value too large for 2-byte field value too large to fit in %d bits values must be constant vcx instructions with Q registers require MVE vcx instructions with S or D registers require either MVE or Armv8-M floating point extension. vcx1 with S or D registers takes immediate within 0-2047 vcx2 with S or D registers takes immediate within 0-63 vcx2 with S or D registers takes immediate within 0-7 vector element must be constant vector index register vector predicated instruction should be in VPT/VPST block vector register vector size above %u required for `%s' vector type expected vfmal/vfmsl with FP16 type cannot be conditional, the behaviour is UNPREDICTABLE view number mismatch vliw group must consist of 1 core and 1 copro insn. warn about performance deprecated IT instructions in ARMv8-A and ARMv8-R warn about symbols that match instruction names [default] warning: symbol %s has no csect wasm32 assembler options: we can't li.d on 32bit-arch width suffixes are invalid in ARM mode width suffixes are invalid in ARM mode -- `%s' word of NOPs added between word multiply and 16-bit multiply word of NOPs added between word multiply and load writeback (!) must be used for VLDMDB and VSTMDB writeback of base register is UNPREDICTABLE writeback of base register when in register list is UNPREDICTABLE writeback used in preload instruction writeback value must be an immediate constant writing or modifying # is unpredictable writing to APSR without specifying a bitmask is deprecated wrong argument to .cfi_personality_id wrong number of operands for '%s' wrong register in floating-point reglist wrong second argument to .cfi_lsda wrong second argument to .cfi_personality wrong size instruction in a %u-bit branch delay slot wrong third argument to .cfi_val_encoded_addr xtensa-isa failure: %s you can't `%s %s%s' you must specify a single type only you must use a hi/lo directive or 16-bit macro to load a 16-bit value. zdaoff() relocation used on an instruction which does not support it zero assumed for missing expression zero flag is not valid for this instruction zero used as immediate value zeroing-masking only allowed with write mask {nf} cannot be combined with {vex}/{vex3} {nf} unsupported {rex2} prefix invalid with `%s' {standard input} Project-Id-Version: gas-2.43.90 Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/ PO-Revision-Date: 2025-01-23 21:02+0100 Last-Translator: Frédéric Marchal <fmarchal@perso.be> Language-Team: French <traduc@traduc.org> Language: fr MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. Plural-Forms: nplurals=2; plural=(n >= 2); mode de compatibilité avec la syntaxe TI CodeComposer Studio [défaut est %d] [défaut est %s] Défaut : %s spécifier la variante d'architecture SPARC -bump avertir lorsque l'assembleur change d'architecture -sparc ignoré --enforce-aligned-data forcer .long, etc., à être alignés correctement -relax relaxer les jump et les branchements (par défaut) -no-relax éviter les modifications des jump et des branchements %s Options assembleur spécifiques NDS32 : fichier d'entrée : %s options passées : fichier de sortie : %s cible : %s horodatage : %s -no-relax ne pas relaxer les réadressages Options BPF : Options de modèle CPU: -march=CPU[+EXT…][-EXT… générer du code pour CPU, où CPU est l'un de ceux-ci: Options de compatibilité: -local-prefix=TEXTE traiter les étiquettes préfixées par TEXTE comme locales -colonless permettre les étiquettes sans deux-points -sdcc accepter la syntaxe de l'instruction spécifique SDCC -fp-s=FORMAT définir le format des nombres en virgule flottante en simple précision -fp-d=FORMAT définir le format des nombres en virgule flottante en double précision Où FORMAT est un parmi: ieee754 compatible IEEE754 (dépends des directives) half demi précision IEEE754 (16 bits) single simple précision IEEE754 (32 bits) double double précision IEEE754 (64 bits) zeda32 format 32 bits de la bibliothèque Zeda z80float math48 format 48 bits de la bibliothèque Math48 Par défaut: -march=z80+xyhl+infc Option D30V: -O Rendre le instructions adjacentes courtes parallèles si possible. -n Avertir pour tous les NOP insérés par l'assembleur. -N Avertir pour tous les NOP insérés après des mots multiples -c Avertir pour tous les symboles ayant des noms identiques aux noms de registres -C Inverse de -c. -c est le défaut. Options TIC4X: -mcpu=CPU -mCPU sélectionner la variante d'architecture. CPU peut valoir: 30 - TMS320C30 31 - TMS320C31, TMS320LC31 32 - TMS320C32 33 - TMS320VC33 40 - TMS320C40 44 - TMS320C44 -mrev=REV sélectionner la révision hardware du cpu (nombres entiers). Combinaisons de -mcpu et -mrev vont activer/désactiver les options appropriées (-midle2, -mlowpower et -menhanced) en fonction du type sélectionné -mbig sélectionner le grand modèle mémoire -msmall sélectionner le petit modèle mémoire(par défaut) -mregparm sélectionner les paramètres via registres (par défaut) -mmemparm sélectionner les paramètres via mémoire -midle2 activer le support IDLE2 -mlowpower activer le support LOPOWER et MAXSPEED -menhanced activer le support des opcodes étendus Options s12z: des violations de contraintes pour des violations de contraintes parallèles pourraient violer les contraintes pourraient violer les contraintes EXTENSION est une combinaison de (éventuellement préfixé avec « no- ») : Registres n'ont pas besoin de préfixe Registres auront besoin du préfixe « $ » vérifier les réadressages TLS émuler la sortie (par défaut %s) générer les symboles commun ELF avec le type STT_COMMON générer des notes GNU Build si aucune n'est présente dans l'entrée générer des réadressages relaxées générer les propriétés de fonctionnalités et ISA x86 utilisés utiliser les mnémoniques AT&T/Intel (uniquement la syntaxe AT&T) Enregistrer le type de cpu -EB assembler le code pour un système de poids fort -EL assembler le code pour un système de poids faible -FIXDD corriger la dépendance des données -G gpnum assembler le code pour le paramètre gpsize, le défaut est 8 octets -KPIC générer du code indépendant de la position -NWARN ne pas afficher d'avertissement pour des corrections de dépendance de données -O0 ne faire aucune optimisation -SCORE3 assembler le code pour une cible SCORE3 -SCORE5 assembler le code pour une cible SCORE5 -SCORE5U assembler le code pour une cible SCORE5U -SCORE7 assembler le code pour une cible SCORE7 [défaut] -USE_R1 assembler le code sans avertissement lorsque le registre temporaire r1 est utilisé -V version de distribution Sunplus -march=score3 assembler le code pour une cible SCORE3 -march=score7 assembler le code pour une cible SCORE7 [défaut] ops était: %s vouliez-vous dire ceci ? autre(s) variante(s) valide(s) : --32/--64 générer un objet 32 bits/64 bits --32/--64/--x32 générer un objet 32 bits/64 bits/x32 --MD FICHIER écrire les information de dépendance dans le FICHIER (par défaut aucun) --alternate active dès le départ la syntaxe alternée des macros --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi|zstd}] compresser les sections DWARF de débogage --debug-prefix-map ANCIEN=NOUVEAU remplace ANCIEN par NOUVEAU dans les informations de débug --defsym SYMBOLE=VALEUR définir le SYMBOLE avec cette valeur --disp-size-default-22 déplacement de branchement sans taille connue est de 22 bits (par défaut) --disp-size-default-32 déplacement de branchement sans taille connue est de 32 bits --divide ne traite pas « / » comme un caractère de commentaire --divide ignoré --dump-config afficher comment l'assembleur est configuré puis quitter --elf-stt-common=[no|yes] --execstack requiert une pile exécutable pour cet objet --fatal-warnings traiter les avertissements comme des erreurs --fdpic générer un fichier objet FDPIC --fix-v4bx Autoriser BX dans du code ARMv4 --gcodeview générer les informations de débogage CodeView --gdwarf-<N> générer les informations de débogage DWARF<N>, 2 <= <N> <= 5 --gdwarf-cie-version=<N> générer des CIE DWARF à la version 1, 3 ou 4 --gdwarf-sections générer des noms de sections par fonction pour les informations de lignes DWARF --generate-missing-build-notes=[no|yes] --gsframe générer les informations de suivi de la pile SFrame --gstabs générer les informations STABS de débogage --gstabs+ générer les infos STABS de débogage avec les extensions GNU --hash-size=<N> ignoré --help afficher toutes les options de l'assembleur --info ne pas supprimer les messages d'information --itbl INSTTBL étendre le jeu d'instructions pour inclure les instructions concordants avec les spécifications définies dans le fichier INSTTBL --listing-cont-lines initialiser le nombre maximal de lignes de continuation à utiliser pour la colonne de donnée en sortie dans le listing --listing-lhs-width initialiser la largeur en mots de la colonne de données en sortie sur le listing --listing-lhs-width2 initialiser la largeur en mots des lignes de continuation de la colonne de données en sortie; ignoré si plus petit que la largeur de la première ligne --listing-rhs-width initialiser la largeur maximale en caractères des lignes du fichier source --m32bit-doubles [par défaut] --m32bit-doubles [par défaut] --m64bit-doubles --m64bit-doubles Le code source utilise des doubles 64 bits --march=<arch> Générer le code pour <arch>. Choix possibles pour <arch> sont v0_v10, v10, v32 et common_v10_v32. --mbig-endian-data --mcpu=<rx100|rx200|rx600|rx610|rxv2|rxv3|rxv3-dfpu> --mg10 Activer le support pour la variante G10 --mg13 Sélectionner le cœur G13. --mg14 Sélectionner le cœur G14 [défaut] --mint-register=<valeur> --mlittle-endian-data [par défaut] --mno-allow-string-insns --mpid --mrelax --mrelax permettre la relâche lors de l'édition de liens --mrl78 Alias pour -mg14 --msmall-data-limit --multibyte-handling=<méthode> que faire avec les caractères sur plusieurs octets rencontrés dans l'entrée --muse-conventional-section-names --muse-renesas-section-names [par défaut] --no-info supprimer les messages d'information --no-underscore Les symboles utilisateurs n'ont pas de préfixe --nocompress-debug-sections ne pas compresser les sections de débug DWARF --noexecstack ne requiert pas de pile exécutable pour cet objet --pic Permettre la génération de code indépendant de la position. --reduce-memory-overheads ignoré --scfi=experimental Synthétise DWARF CFI pour de l'assembleur écrit manuellement (support expérimental) --sectname-subst activer les séquences de substitution de noms de sections --size-check=[error|warning] vérifier la directive ELF .size (par défaut --size-check=error) --statistics afficher diverses mesures de statistiques de l'exécution --strip-local-absolute éliminer les symboles absolus locaux --target-help montrer les options spécifiques de la cible --traditional-format utiliser le même format que l'assembleur natif lorsque c'est possible --underscore Symboles utilisateurs sont normalement préfixés avec le caractère de soulignement. --version afficher le numéro de la version de l'assembleur et quitter --warn ne pas supprimer les avertissements -D produire les messages de débug assembleur -EB assembler le code pour un système de poids fort -EB assembler pour un système gros boutiste (défaut) -EL assembler pour un système petit boutiste -EB -mbig-endian générer du code pour architectures à octets de poids fort -EB,-big produire du code et des données pour systèmes à octets de poids fort -EL assembler le code pour un système de poids faible -EL -mlittle-endian générer du code pour architectures à octets de poids faibles -EL, -mel ou -little Produire une sortie petit boutiste -EB, -meb ou -big Produire une sortie gros boutiste -mpic Générer PIC -mno-fp-as-gp-relax Supprimer la relâche fp-as-gp pour ce fichier -mb2bb-relax Optimisation de sauts dos-à-dos -mno-all-relax Supprimer toutes les relâches pour ce fichier -EL,-little produire du code et des données pour systèmes à octets de poids faible -I RÉPERTOIRE ajouter le RÉPERTOIRE à la liste de recherche des directives .include -Ip identique à -ignore-parallel-conflicts -J ne pas avertir lors d'un débordement signé -K avertir lorsque des différences sont altérées lors de longs déplacements -KPIC générer PIC -L, --keep-locals conserver les symboles locaux (i.e. débutant par « L ») -M, --mri assembler en mode compatibilité MRI -N Avertir lorsque l'expansion des branches est faite pour des sauts. -O essayer d'optimiser le code. Implique -parallel -O1, Optimiser pour la performance -Os Optimiser pour l'espace -Q ignoré -Q ignoré -V afficher la version de l'assembleur -Q ignoré -V afficher la version de l'assembleur -EB/-EL générer du code grand/petit boutien --32/--64 générer du code 32 ou 64 bits -Qy, -Qn ignoré -V afficher la version de l'assembleur -k ignoré -R joindre la section de données avec la section texte -V afficher la version de l'assembleur -Qy, -Qn ignoré -W, --no-warn supprimer les avertissements -Wnp identique à -no-warn-explicit-parallel-conflicts -Wnuh identique à -no-warn-unmatched-high -Wp identique à -warn-explicit-parallel-conflicts -Wuh identique à -warn-unmatched-high -X ignorée -Z générer le fichier objet même après des erreurs -c avertir si un commentaire est trouvé -f escamoter le prétraitement des espaces et des commentaires -fixed-special-register-names Permettre seulement les noms originaux de registres spéciaux -force2bsr -mforce2bsr transformer jbsr en bsr -fpic -pic Générer du code indépendant de la position -g, --gen-debug générer les informations de débogage -globalize-symbols Rendre tous les symboles globaux. -gnu-syntax Bloquer la compatibilité avec la syntaxe mmixal -h, -H Ne rien exécuter, afficher ce message d'aide. Déprécié. -h-tick-hex Supporter les constantes hexadécimales dans le style H'00 -ignore-parallel-conflicts ne vérifie pas les instructions parallèles -jsri2bsr -mjsri2bsr transformer jsri en bsr -linker-allocated-gregs S'il n'y a pas de définition GREG pouvant convenir pour les opérandes d'une instruction, laisser l'éditeur de liens faire la résolution. -m%s%s -m32r désactiver le support du jeu d'instructions m32rx -m32r2 supporter le jeu étendu d'instructions m32r2 -m32rx supporter le jeu étendu d'instructions m32rx -m4byte-align Marque le binaire comme utilisant un alignement 32 bits (défaut) -m8byte-align Marque le binaire comme utilisant un alignement 64 bits -mEA -mbarrel-shifter -mbarrel_shifter -mcrc -mdsp-packa -mdsp_packa -mdvbf -mld-extension-reg-mask -mlock -mmac-24 -mmac-d16 -mmac_24 -mmac_d16 -mmin-max -mmin_max -mmul64 -mno-mpy -mnorm -mrtsc -msimd -mswap -mswape -mtelephony -muser-mode-only -mxy -mN - ne pas insérer de NOP après le changement d'interruptions (défaut) -mQ - activer la relaxation durant l'assemblage. DANGEREUX ! -mP - activer les instructions polymorphes -mU - pour une instruction qui change l'état d'interruption mais où le changement d'état est inconnu, ne pas avertir/insérer des NOP -mY - ne pas avertir à propos de NOP manquants après le changement d'interruptions -m[no-]%-17s Active/désactive %s -march=<nom> Définir le type de machine H8300 à l'une de ces valeurs: h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn -madd-bnd-prefix ajouter le préfix BND à tous les branchements valide -malign-branch-boundary=NUM (défaut: 0) aligner les branchements avant une frontière de NUM octets -malign-branch-prefix-size=NUM (défaut: 5) aligner les branchements avec NUM préfixes par instruction -malign-branch=TYPE[+TYPE...] (défaut: jcc+fused+jmp) TYPE est une combinaison de jcc, fused, jmp, call, ret, indirect spécifier les types de branchements à aligner -mall-ext Activer le support de toutes les extensions et instructions -mall-opcodes accepter tous les opcodes AVR, même non supportés par MCU -mno-skip-bug désactiver les avertissements pour l'escamotage des instructions de 2 mots (par défaut pour avr4, avr5) -mno-wrap rejeter les instructions rjmp/rcall avec un bouclage à 8K (par défaut pour avr3, avr5) -mrmw accepter les instruction Lecture-Modification-Écriture -mlink-relax générer les réadressages pour la relaxation du lieur -mno-link-relax ne pas générer de réadressages pour la relaxation du lieur. -mgcc-isr accepter la pseudo instruction __gcc_isr. -mno-dollar-line-separator ne pas traiter le caractère $ comme séparateur de lignes. -mamd64 accepter uniquement l'ISA AMD64 (par défaut) -march=ARCH sélectionner l'architecture ARCH: -march=ARCH activer les instructions de l'architecture ARCH -march=CPU[,+EXTENSION...] générer du code pour CPU et EXTENSION, CPU est l'un de ceux-ci: -march=ms1-16-002 autoriser les instructions ms1-16-002 (par défaut) -march=ms1-16-003 autoriser les instructions ms1-16-003 -march=ms1-64-001 autoriser les instructions ms1-64-001 -march=ms2 autoriser les instructions ms2 -mavxscalar=[128|256] (128 par défaut) encoder les instructions scalaires AVX avec une longueur de vecteur spécifique -mbig-endian générer du code pour architectures à octets de poids fort -mbig-obj générer des fichiers pour gros objets -mbranch-stub activer les ébauches de branchements pour les appels relatifs au PC -mbranches-within-32B-boundaries aligner les branchements avant une frontière de 32 octets -mcache activer l'instruction de pré-extraction de la cache -mcp activer les instructions du coprocesseur -mcpu=<cpu[-sirevision]> spécifie le nom du CPU cible -mcpu=CPU sélectionner le CPU du processeur: -mdata-region={none|lower|upper|either} - sélectionner la région dans laquelle les données seront placées. -mdollar-hex le préfixe « $ » est utilisé au lieu de « 0x » pour indiquer une constante littérale hexadécimal -mdsbt le code utilise l'adressage DSBT -mdsp activer les instructions DSP -medsp activer les instructions DSP étendues -melrw activer le lrw étendu (CK800 uniquement) -mevexlig=[128|256|512] (128 par défaut) encoder les instructions scalaires EVEX avec une longueur de vecteur spécifique -mevexrcig=[rne|rd|ru|rz] (rne par défaut) encoder les instructions EVEX avec la valeur spécifique EVEX.RC pour les instructions ignorées uniquement SAE -mevexwig=[0|1] (0 par défaut) encoder les instructions EVEX avec la valeur spécifique EVEX.W pour les instructions qui ignorent le bit EVEX.W -mextension activer le support des opcodes étendus -mfdpic assembler pour l'ABI FDPIC -mfence-as-lock-add=[no|yes] (no par défaut) encoder lfence, mfence et sfence comme lock addl $0x0, (%%{re}sp) -mfloat-abi=ABI sélectionner l'ABI en virgule flottante : -mgcc-abi Marque le binaire comme utilisant l'ancienne ABI GCC -mhard-float activer les instructions en virgule flottante matérielles -mhard-float Marque le binaire comme utilisant les insns FP (défaut pour e2v3 et suivants) -mindex-reg supporter les registres pseudo index -mintel64 accepter uniquement l'ISA Intel64 -mip2022 restreindre au insns IP2022 -mip2022ext supporter le jeu étendu d'instructions IP2022 -mistack activer les instructions de la pile d'interruption -ml - activer le modèle de code large -mlabr -mliterals-after-br émettre les littéraux après les instructions de branchement -mlaf -mliterals-after-func émettre les littéraux après chaque fonction -mlfence-after-load=[no|yes] (no par défaut) générer lfence après chargmeent -mlfence-before-indirect-branch=[none|all|register|memory] (par défaut: none) générer lfence avant indirect près d'un branchement -mlfence-before-ret=[none|or|not|shl|yes] (par défaut: none) générer lfence avant ret -mlittle-endian générer du code pour architectures à octets de poids faibles -mljump transformer jbf, jbt, jbr en jmpi (CK800 uniquement) -mmnemonic=[att|intel] -mmp activer les instructions multiprocesseur -mn - insérer un NOP après le changement d'interruptions -mnaked-reg n'exige pas le préfixe « %% » pour les registres -mno-bcond17 désactiver l'instruction b<cond> disp17 -mno-branch-stub -mno-dsbt le code n'utilise pas l'adressage DSBT -mno-elrw -mno-fdpic/-mnopic désactiver -mfdpic -mno-istack -mno-labr -mnoliterals-after-br -mno-laf -mno-literals-after-func -mno-ljump -mno-pic l'adressage du code est dépendant de la position -mno-stld23 désactiver les instructions st/ld offset23 -mnolrw -mno-lrw implémente lrw avec movih + ori -momit-lock-prefix=[no|yes] (no par défaut) retirer tous les préfixes de verrous -moperand-check=[none|error|warning] (warning par défaut) vérifier la validité des combinaisons des opérandes -mpic l'adressage du code est indépendant de la position -mpid=far le code utilise un adressage des données indépendant de la position, les accès GOT utilisent l'adressage DP lointain -mpid=near le code utilise un adressage des données indépendant de la position, les accès GOT utilisent l'adressage DP proche -mpid=no le code utilise un adressage des données dépendant de la position -mreg-prefix=PRÉFIXE définir un préfixe utilisé pour indiquer les noms de registres (aucun par défaut) -mrelax permettre la relâche -mrelax permettre la relâche -mrelax-relocations=[no|yes] -mrh850-abi Marque le binaire comme utilisant l'ABI RH850 (défaut) -msecurity activer les instructions de sécurité -mshared désactiver l'optimisation de branche pour du code partagé -msilicon-errata=<nom>[,<nom>…] - activer les correctifs pour les erratas du silicium -msilicon-errata-warn=<nom>[,<nom>…] - avertir quand un correctif pourrait être nécessaire noms d'erratas supportés: cpu4, cpu8, cpu11, cpu12, cpu13, cpu19 -msoft-float Marque le binaire comme n'utilisant pas les insns FP (défaut pour pré-e2v3) -msse-check=[none|error|warning] (none par défaut) vérifier les instructions SSE -msse2avx encoder les instructions SSE avec le préfixe VEX -msyntax=[att|intel] (att par défaut) utiliser la syntaxe AT&T/Intel -mthin-add-sub Convertir une paire de R_LARCH_ADD32/64 et R_LARCH_SUB32/64 vers R_LARCH_32/64_PCREL autant que possible L'option n'affecte pas la génération de R_LARCH_32_PCREL réadressages dans .eh_frame -mignore-start-align Ignorer .align s'il est au début d'une section. Cette option ne peut pas être utilisée lors d'une édition de liens partielle (ld -r). -mtls-check=[no|yes] -mtrust activer les instructions de confiance -mtune=CPU optimiser pour CPU, CPU est l'un de ceux-ci: -mu - pour une instruction qui change l'état d'interruption mais où le changement d'état n'est pas connu, avertir/insérer des NOP (défaut) -mn ou -my sont requis pour que ceci ait un effet -muse-unaligned-vector-move encoder le déplacement d'un vecteur aligné comme un déplacement d'un vecteur non aligné -mv850 le code vise le v850 -mv850e le code vise le v850e -mv850e1 le code vise le v850e1 -mv850e2 le code vise le v850e2 -mv850e2v3 le code vise le v850e2v3 -mv850e2v4 Alias pour -mv850e3v5 -mv850e3v5 Le code cible le v850e3v5 -mvdsp activer les instructions DSP vectorielles -mvexwig=[0|1] (0 par défaut) encoder les instructions VEX avec la valeur spécifique VEX.W pour les instructions qui ignorent le bit EX.W -mwarn-signed-overflow avertir lors de débordements des valeurs signées immédiates -mwarn-unsigned-overflow avertir s'il y a débordement des valeurs immédiates non signées -mx86-used-note=[no|yes] -my - avertir à propos de NOP manquants après le changement d'interruptions -n ne pas optimiser l'alignement du code -O{012s} tenter quelques optimisations du code -q ne pas produire d'avertissement -nIp identique à -no-ignore-parallel-conflicts -no-bitinst refuser les instructions de champ de bits étendues du M32R2 -no-expand Ne pas faire l'expansion de GETA, branchements, PUSHJ ou JUMP en de multiples instructions. -no-force2bsr -mno-force2bsr -no-ignore-parallel-conflicts vérifie les instructions parallèles pour -no-jsri2bsr -mno-jsri2bsr -no-merge-gregs Ne pas faire la fusion des définitions GREG avec des valeurs proches. -no-pad-sections ne pas remplir la fin des sections jusqu'à une frontière d'alignement -no-parallel désactive -parallel -no-predefined-syms Ne pas fournir de constantes internes mmixal. Implique -fixed-special-register-names. -no-warn-explicit-parallel-conflicts ne pas avertir lorsque des instructions -no-warn-unmatched-high ne pas avertir lorsque des réadressages bas sont manquants -nocpp ignorée -nosched désactiver les restrictions de planification -o NOM nommer le fichier d'objets de sortie NOM (par défaut a.out) -parallèle essayer de combiner les instructions en parallèle -relax Créer du code relaxable pour l'éditeur de liens -s ignoré -w ignorée -warn-explicit-parallel-conflicts avertir lorsque des instructions parallèles -warn-unmatched-high avertir lorsqu'il y a un réadressage de type haut qui ne concorde pas avec un réadressage de type bas -x Ne pas avertir quand on ne sait pas si une opérande avec GETA, un branchement, PUSHJ ou JUMP n'est pas à l'intérieur de la gamme. L'éditeur de liens interceptera les erreurs. Cela implique -linker-allocated-gregs. -xauto enlever automatiquement les violations de dépendances (par défaut) -xnone aucune vérification des violations de dépendances -xdebug passer en mode débug le vérificateur de violations de dépendances -xdebugn débug du vérificateur des violations des dépendances mais désactive la vérification des violations de dépendances -xdebugx débug du vérificateur des violations des dépendances et active @FICHIER lire les options dans le FICHIER %s; (défaut) *input_line_pointer == « %c » 0x%02x Options en assembleur spécifiques à AArch64 : Options en assembleur spécifiques ARM: Options en assembleur spécifiques Blackfin: Options spécifiques de la ligne de commande FR30: Version de l'assembleur GNU %s (%s) utilisant la version BFD %s. Options en assembleur spécifiques H8300: Options spécifiques M32R de la ligne de commande: Options spécifiques M32R de la ligne de commande: Options de la ligne de commande spécifiques à MMIX: Options de la ligne de commande spécifiques Meta : Options spécifiques de l'assembleur MicroBlaze : Options spécifiques RL78 de la ligne de commande: Options spécifiques RX de la ligne de commande: Options spécifiques de l'assembleur Score: Options V850: Options de la ligne de commande spécifiques à XSTORMY16: Options Z8K: -z8001 générer le code segmenté -z8002 générer le code non segmenté -linkrelax créer du code de relâche pour l'édition de liens réadressage de branchement tronqué (0x%x) [-2^9 ~ 2^9-1] réadressage de branchement tronqué (0x%x) [-2^19 ~ 2^19-1] réadressage de branchement tronqué (0x%x) [-2^9 ~ 2^9-1] !%s n'utilise pas un numéro de séquence réadressage !samgp vers le symbole sans .prologue: %s « %u » (instance d'un nombre %u d'une étiquette %s) « .else » sans « .if » correspondant « .elseif » après « .else » « .elseif » sans « .if » correspondant « .endif » sans « .if » # Exemple d'instructions « %s » .sect .text _start: # registre bars # conflit de longueur #4 n'est pas valide sur H8/300. #<imm16> #<imm8> #<mask> $DPR_BYTE n'est pas supporté dans ce contexte $DPR_GOT n'est pas supporté dans ce contexte $DPR_HWORD n'est pas supporté dans ce contexte $DPR_WORD n'est pas supporté dans ce contexte $DSBT_INDEX doit être utilisé avec __c6xabi_DSBT_BASE $DSBT_INDEX n'est pas supporté dans ce contexte $GOT n'est pas supporté dans ce contexte $PCR_OFFSET n'est pas supporté dans ce contexte $dbg et $depc sont désactivés quand DEBUG est éteint $hi et $lo sont désactivés quand MUL et DIV sont éteints $mb0, $me0, $mb1 et $me1 sont désactivés quand COP est éteint opérateur %% a besoin d'une expression absolue %%%s() doit être le terme le plus à l'extérieur de l'expression %%hi16/%%lo16 s'applique uniquement à .short ou .hword %%hi8 s'applique uniquement à .byte %d erreur %d erreurs %d avertissement %d avertissements débordement sur %d bits (%+ld) débordement sur %d bits (%+lld) %s %s -- « %s » %s -- déclaration « %s » ignorée %s NOP inséré %s « %s » a déjà un alias « %s » %s l'argument doit être une chaîne de caractères %s à l'opérande %d — « %s » Directive %s sans nom %s pour « %s » %s pour l'instruction « %s » le howto %s ne correspond pas à size/pcrel dans gas l'instruction %s n'accepte pas le suffixe .b %s instruction, l'opérande %d ne correspond pas %s est activé par le fanion vle %s n'est pas utilisé pour la cible sélectionnée %s ne peut pas occuper la plage de délai d'une autre instruction de branchement. %s doit être %d à l'opérande %d — « %s » %s doit avoir une valeur constante %s n'est pas désactivé par le fanion vle %s n'est pas supporté en mode MIPS16 offset %s %d hors des limites %d à %d %s hors du domaine (%ld n'est pas un multiple de %ld) %s hors du domaine (%lld n'est pas un multiple de %lld) %s hors des limites %d à %d dans l'opérande %d — « %s » %s est hors limite (%ld n'est pas entre %ld et %ld) %s est hors limite (%lld n'est pas entre %lld et %lld) %s est hors limite (0x%llx n'est pas entre 0x%llx et 0x%llx) %s est hors limite (0x%lx n'est pas entre 0x%lx et 0x%lx) registre %s identique à la base de réécriture réadressages %s n'entre pas dans %d octet réadressages %s n'entre pas dans %d octets Les réadressages %s n'entrent pas dans %u octet Les réadressages %s n'entrent pas dans %u octets %s requiert la valeur 0-2 comme opérande 1 le deuxième argument de %s ne peut pas être un nombre négatif %d la section %s n'est supportée que par les cibles GNU et FreeBSD récursion de symboles %s stoppée à la seconde apparition de « %s » %s n'est pas supportée %s non supporté comme correctif d'instruction %s non supporté sur cette instruction %s utilisé pour un symbole qui n'est pas défini dans le même fichier %s sans %s %s%d-%s%d attendu à l'opérande %d — « %s » %s, %s, génération d'un fichier objet erroné %s, traitement des avertissements comme des erreurs %s: tentative de faire tourner le registre PC %s: symboles globaux non supportés dans les sections communes %s: pas de telle section %s: la sortie de la 1ère instruction est la même que l'entrée de la 2ème instruction - est-ce intentionnel ? %s: la sortie de la 2ème instruction est la même que l'entrée de la 1ère instruction - est-ce intentionnel ? %s: temps total d'assemblage: %ld.%06ld %s: type de fonction inattendu: %d %s: nom de processeur non reconnu %s: fermerait la boucle weakref: %s %s:%u: ajouter %d%s à 0x%llx pour aligner %s dans une frontière de %d octets %s:%u: ajouter un nop de %d%s octets à 0x%llx pour aligner %s dans une frontière de %d octets %s:%u: ajouter un %d%s supplémentaire à 0x%llx pour aligner %s dans une frontière de %d octets %s:%u: retour erroné de bfd_install_relocation: %x %s ; utilisation de la valeur par défaut pour « %s » réadressage %u octets ne peut pas être appliqué sur un champ de %u octets « %.*s » instruction pas au début du paquet d'exécution « %.*s » instruction pas dans une boucle pipelinée par le logiciel « %.*s » instruction pas supportée sur cette architecture « %.*s » instruction pas supportée sur cette unité fonctionnelle « %.*s » instruction pas supportée sur cette unité fonctionnelle pour cette architecture « %s » ne peut pas être une weak_definition (actuellement uniquement supporté dans les sections de type coalescé) « %s » ne peut être une weak_definition (puisqu'il est défini) « %s » n'est pas répétable. Comportement résultant est indéfini. « %s » est uniquement disponible dans DD2.0 ou supérieur. « %s » ne peut être empaqueté avec d'autres instructions. « %s » supporte uniquement une adresse relative à RIP « %s » précédemment déclaré comme « %s ». « %s »: seule l'instruction NOP peut être utilisée en parallèle sur le m32r ')' requis « , » attendu « APSR », « CPSR » ou « SPSR » attendus « ASR » requis modificateur « H » uniquement valable pour des registres accumulateurs le modificateur « L » n'est pas valable pour cette instruction « LSL » ou « ASR » requis « LSL » requis 'MFC_RdTagMask' (canal 12) est uniquement disponible dans DD2.0 ou supérieur. les fanions « P », « N » ou « Z » ne peuvent être spécifié que lors d'une accumulation le décalage « ROR » n'est pas permis 'SPU_RdEventMask' (canal 11) est uniquement disponible dans DD2.0 ou supérieur. « UXTW » n'est pas permis ici « UXTW » requis « [ » attendu « [ » attendu après la mnémonique PLD « [ » attendu après la mnémonique PLI « \%c » dans le nom de symbole entre guillemets ; le comportement peut changer dans le future « ] » attendu le registre « d » doit être dans l'intervalle 0-15 le registre « q » doit être dans l'intervalle 0-7 registre « rsp » ne peut être utilisé le registre « s » doit être dans l'intervalle 0-31 « || » après le prédicat « || » n'est pas suivi par une instruction « ||^ » sans SPMASK précédent « } » attendu à la fin du champ « option » (PC)+ imprévisible (Requiert %s; architecture requise est %s.) (att par défaut (intel par défaut) (défaut: no) (défaut: yes) (plt) est seulement valable dans des cibles de branchements (inconnu) *<abs8> -%s en conflit avec d'autres options d'architecture, lequel implique -%s -(PC) imprévisible -- chaîne non terminée l'option --absolute-literals n'est pas supportée dans cette configuration Xtensa --compress-debug-sections=%s n'est pas supporté --compress-debug-sections=zstd : gas n'est pas compilé avec le support pour zstd l'option --density est ignorée --fdpic générer un fichier objet FDPIC --generics est déprécié; utilisez plutôt --transform --gstabs n'est pas supporté pour ia64 l'option --no-density est ignorée --no-generics est déprécié; utilisez plutôt --no-transform --no-relax est déprécié; utilisez plutôt --no-transform --no-underscore est invalide pour une format a.out --nops requiert un argument numérique --pic est invalide pour ce format d'objet --relax est déprécié; utilisez plutôt --transform -32 créer un fichier objet de 32 bits -64 créer un fichier objet de 64 bits -32 créer un fichier objet%s avec l'ABI o32 -64 créer un fichier objet%s avec l'ABI 64 -EL générer du code pour machine à octets de poids faible -EB générer du code pour machine à octets de poids fort --little-endian-data générer du code pour machine ayant des instructions à octets de poids fort et des données à octets de poids faible -G ne peut pas être utilisé dans du code indépendant de la position -G ne peut être utilisé avec du code PIC SVR4 -G ne peut pas être utilisé avec abicalls -G n Place données <= n octets dans la zone des petites données -G n'est pas supporté dans cette configuration -K PIC définir EF_PPC_RELOCATABLE_LIB dans les fanions ELF -KPIC générer PIC -V afficher la version de l'assembleur -undeclared-regs ignorer l'utilisation d'un registre global à l'application sans la directive .register (par défaut) -no-undeclared-regs forcer les erreurs lors de l'utilisation d'un registre global à l'application sans directive .register appropriée --dcti-couples-detect avertir lorsqu'un couple DCTI imprévisible est trouvé -q ignoré -Qy, -Qn ignoré -s ignoré -KPIC, -call_shared générer du code SVR4 indépendant de la position -call_nonpic générer du code non-PIC qui peut fonctionner avec des DSO -mvxworks-pic générer du code VxWorks indépendant de la position -non_shared ne pas générer du code qui peut fonctionner avec des DSO -xgot supposer une GOT 32 bits -mpdr, -mno-pdr activer/désactiver la création de sections .pdr -mshared, -mno-shared désactiver/activer l'optimisation .cpload pour du code (non partagé) indépendant de la position -mabi=ABI créer un fichier objet conforme à l'ABI pour: -Qy, -Qn ignorée L'option -R n'est pas supportée pour cette cible. -TSO utiliser le Total Store Ordering -PSO utiliser le Partial Store Ordering -RMO utiliser le Relaxed Memory Ordering -V afficher le numéro de la version de l'assembleur -a32 générer ELF32/XCOFF32 -a64 générer ELF64/XCOFF64 -l utiliser 1 mot pour les références de symboles non définis [2 par défaut] -pic, -k générer du code indépendant de la position -S convertir jbsr en jsr --pcrel ne jamais convertir les branchements relatifs au PC en sauts absolus --register-prefix-optional reconnaître les noms de registre sans caractère de préfixe --bitwise-or ne pas traiter « | » comme un caractère de commentaire --base-size-default-16 registre de base sans taille est 16 bits --base-size-default-32 registre de base sans taille est 32 bits (par défaut) --disp-size-default-16 déplacement avec une taille inconnue est 16 bits --disp-size-default-32 déplacement avec une taille inconnue est 32 bits (par défaut) -m403 générer du code pour PowerPC 403 -m405 générer du code pour PowerPC 405 -m440 générer du code pour PowerPC 440 -m464 générer du code pour PowerPC 464 -m476 générer du code pour PowerPC 476 -m601 générer du code pour PowerPC 601 -m7400, -m7410, -m7450, -m7455 générer du code pour PowerPC 7400/7410/7450/7455 -m750cl, -mgekko, -mbroadway générer du code pour PowerPC 750cl/Gekko/Broadway -m821, -m850, -m860 générer du code pour PowerPC 821/850/860 -mCPU équivalent à -march=CPU -mtune=CPU. Déprécié. -no-mCPU ne pas générer de code spécifique au CPU. Pour -mCPU et -no-mCPU, CPU doit être un des suivants: -mPIC Marquer le fichier généré comme utilisant du grand code indépendant de la position -m[no-]%-16s active/désactive l'extension de l'architecture %s -ma2 générer du code pour l'architecture A2 -maltivec générer duc ode pour AltiVec -many générer du code pour n'importe quelle architecture (PWR/PWRX/PPC) -march=%s n'est pas compatible avec l'ABI sélectionnée -march=<arch> sélection l'architecture -mcpu=<cpu> sélectionne le cpu [%s par défaut] -mbig, -mbig-endian, -be générer du code pour une machine à octets de poids fort -mbooke générer du code pour le PowerPC BookE 32 bits -mcell générer du code pour l'architecture Cell Broadband Engine -mcom générer du code pour les instructions communes Power/PowerPC -mcpu=<version CPU> spécifier la version du CPU -mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat} -mcrc générer des instructions CRC -mno-crc ne pas générer d'instruction CRC -mdialect=%s n'est pas valide. Attendu : normal ou pseudoc -mdouble Marque le fichier généré comme utilisant les instructions FP double précision -mdsp générer des instructions DSP -mno-dsp ne pas générer d'instruction DSP -mdspr2 générer des instructions DSR R2 -mno-dspr2 ne pas générer d'instruction DSP R2 -mdspr3 générer des instructions DSR R3 -mno-dspr3 ne pas générer d'instruction DSP R3 -mdword Marquer le fichier comme utilisant un alignement de pile de 8 octets -me <nom-de-fichier> rediriger les erreurs vers le fichier -me300 générer du code pour la famille PowerPC e300 -me500, -me500x2 générer du code pour le core complex du Motorola e500 -me500mc, générer du code pour le core complex du Freescale e500mc -me500mc64, générer du code pour le core complex du Freescale e500mc64 -me5500, générer du code pour le core complex du Freescale e5500 -me6500, générer du code pour le core complex du Freescale e6500 -memb définir le bit PPC_EMB dans les fanions ELF -merrors-to-file <nom-de-fichier> -mfar-mode | -mf utiliser un adressage étendu -mfdpic Assemble pour l'ABI FDPIC -mfix-loongson2f-jump correctif pour les instructions JUMP Loongson2F -mfix-loongson2f-nop correctif pour l'errata NOP Loongson2F -mfix-loongson3-llsc correctif pour l'errata Loongson3 LL/SC -mno-fix-loongson3-llsc désactiver le correctif pour l'errata Loongson3 LL/SC -mfix-vr4120 correctif pour certains errata VR4120 -mfix-vr4130 correctif d'errata mflo/mfhi VR4130 -mfix-24k insérer un nop après les instructions ERET et DERET -mfix-cn63xxp1 correctif pour l'errata PREF CN63XXP1 -mfix-r5900 correctif pour l'errata de boucle courte du R5900 -mgp32 utiliser des GPR 32 bits, indépendamment de l'ISA choisi -mfp32 utiliser des FPR 32 bits, indépendamment de l'ISA choisi -msym32 supposer que tous les symboles ont des valeurs 32 bits -O0 ne pas supprimer les NOP superflus, ne pas échanger les branchements -O, -O1 supprimer les NOP superflus, ne pas échanger les branchements -O2 supprimer les NOP superflus et échanger les branchements --trap, --no-break capturer les exceptions de division par 0 et les débordement de multiplication --break, --no-trap interrompt les exceptions de division par 0 et les débordement de multiplication -mfix-loongson3-llsc contourner l'errata du Loongson3 LL/SC -mno-fix-loongson3-llsc désactiver le contournement de l'errata du Loongson3 LL/SC, défaut -mfix-loongson3-llsc correctif pour l'errata du Loongson3 LL/SC, défaut -mno-fix-loongson3-llsc désactiver le correctif de l'errata du Loongson3 LL/SC -mfpr-32 Marque le fichier généré comme n'utilisant que 32 FPR -mfpr-64 Marque le fichier généré comme utilisant les 64 FPR -mfuture générer du code pour l'architecture « future » -mginv générer des instructions Global INvalidate (GINV) -mno-ginv ne pas générer des instructions Global INvalidate (GINV) -mgpr-32 Marque le fichier généré comme n'utilisant que 32 GPR -mgpr-64 Marque le fichier généré comme utilisant les 64 GPR -mhard-float autoriser les instructions en virgule flottante -msoft-float ne pas autoriser les instructions en virgule flottante -msingle-float autoriser uniquement les opérations en virgule flottante 32 bits -mdouble-float autoriser les opérations en virgule flottante 32 bits et 64 bits --[no-]construct-floats autorise [ou non] la construction de valeurs en virgule flottante --[no-]relax-branch autoriser [ou non] la relâche des sauts hors limite --mignore-branch-isa accepter les branches invalides qui requièrent un changement de mode ISA -mno-ignore-branch-isa rejeter les branches invalides qui requièrent un changement de mode ISA -mnan=ENCODAGE choisir une convention d'encodage NaN IEEE 754 parmi : -minsn32 ne générer que des instructions microMIPS 32 bits -mno-insn32 générer toutes les instruction microMIPS -mips1 générer des instructions MIPS ISA I -mips2 générer des instructions MIPS ISA II -mips3 générer des instructions MIPS ISA III -mips4 générer des instructions MIPS ISA IV -mips5 générer des instructions MIPS ISA V -mips32 générer des instructions MIPS32 ISA -mips32r2 générer des instructions MIPS32 version 2 ISA -mips32r3 générer des instructions MIPS32 version 3 ISA -mips32r5 générer des instructions MIPS32 version 5 ISA -mips32r6 générer des instructions MIPS32 version 6 ISA -mips64 générer des instructions MIPS64 ISA -mips64r2 générer des instructions MIPS64 version 2 ISA -mips64r3 générer des instructions MIPS64 version 3 ISA -mips64r5 générer des instructions MIPS64 version 5 ISA -mips64r6 générer des instructions MIPS64 version 6 ISA -march=CPU/-mtune=CPU générer du code/planification pour le CPU, où CPU prend être: -mips16 générer des instructions mips16 -no-mips16 ne pas générer d'instruction mips16 -mips16 ne peut être combiné avec -micromips -misa-spec=%s n'est pas valide. Attendu: v1, v2, v3, v4 ou xbpf -mlibrary-pic Marquer le fichier généré comme utilisant du code indépendant de la position pour des librairies -mlibresoc générer du code pour l'architecture Libre-SOC -mlittle, -mlittle-endian, -le générer du code pour une machine à octets de poids faibles -mljump est ignorée pour les cl801/ck802 -mloongson-cam générer les instructions Loongson Content Address Memory (CAM) -mno-loongson-cam ne pas générer les instructions Loongson Content Address Memory -mloongson-ext générer les instructions Loongson EXTensions (EXT) -mno-loongson-ext ne pas générer les instructions Loongson EXTensions -mloongson-ext2 générer les instructions Loongson EXTensions R2 (EXT2) -mno-loongson-ext2 ne pas générer les instructions Loongson EXTensions R2 -mloongson-mmi générer les instruction Loongson MultiMedia extensions Instructions (MMI) -mno-loongson-mmi ne pas générer les instructions Loongson MultiMedia extensions Instructions -mmcu générer des instructions MCU -mno-mcu ne pas générer d'instruction MCU -mmedia Marque le fichier généré comme utilisant les instructions media -mmicromips générer des instructions microMIPS -mno-micromips ne pas générer d'instruction microMIPS -mmicromips ne peut être combiné avec -mips16 -mmips16e2 générer des instructions MIPS16e2 -mno-mips16e2 ne pas générer d'instruction MIPS16e2 -mmsa générer des instruction MSA -mno-msa ne pas générer d'instruction MSA -mmt générer des instructions MT -mno-mt ne pas générer d'instruction MT -mmuladd Marquer le fichier généré comme utilisant des instructions add/subtract multiples -mno-dword Marquer le fichier comme utilisant un alignement de pile de 4 octets -mno-force2bsr est ignorée pour les ck801/ck802 -mno-force2bsr est ignorée avec -mbranch-stub -mno-pack Ne pas autoriser le compactage des instructions -mno-regnames Ne pas autoriser les noms symboliques pour les registres -mno-solaris ne pas générer de code pour Solaris -mnopic Désactive -mpic, -mPIC, -mlibrary-pic et -mfdpic -mpack Autorise le compactage des instructions -mpic Marquer le fichier généré comme utilisant du petit code indépendant de la position -mpower10, -mpwr10 générer du code pour l'architecture Power10 -mpower11, -mpwr11 générer du code pour l'architecture Power11 -mpower4, -mpwr4 générer du code pour l'architecture Power4 -mpower5, -mpwr5, -mpwr5x générer du code pour l'architecture Power5 -mpower6, -mpwr6 générer du code pour l'architecture Power6 -mpower7, -mpwr7 générer du code pour l'architecture Power7 -mpower8, -mpwr8 générer du code pour l'architecture Power8 -mpower9, -mpwr9 générer du code pour l'architecture Power9 -mppc, -mppc32, -m603, -m604 générer du code pour PowerPC 603/604 -mppc64, -m620 générer du code pour PowerPC 620/625/630 -mppc64bridge générer du code pour PowerPC 64, y compris les insns bridge -mpwr générer du code pour POWER (RIOS1) -mpwrx, -mpwr2 générer du code pour POWER/2 (RIDS2) -mregnames Autoriser les noms symboliques pour les registres -mrelocatable support pour l'option -mrelocatble de GCC -mrelocatable-lib support pour l'option -mrelocatble-lib de GCC -msmartmips générer des instructions smartmips -mno-smartmips ne pas générer d'instruction smartmips -msoft-float Marque le fichier généré comme utilisant la virgule flottante logicielle -msolaris générer du code pour Solaris -mspe générer du code pour les instructions Motorola SPE -mspe2 générer du code pour les instructions Freescale SPE2 -mtitan générer du code pour le core complex du AppliedMicro Titan -mtomcat-debug Arrangements de débug pour tomcat -mtomcat-stats Afficher les statistiques pour les arrangements pour tomcat -mvirt générer des instructions de virtualisation -mno-virt ne pas générer des instructions de virtualisation -mvle générer du code pour les instructions Freescale VLE -mvsx générer du code pour les instructions Vector-Scalar (VSX) -mxpa générer des instructions eXtended Physical Address (XPA) -mno-xpa ne pas générer d'instructions eXtended Physical Address (XPA) -n32 créer un fichier objet%s avec l'ABI n32 -nops=num si plus que num nops sont nécessaires pour un alignement, utiliser un branchement -ppc476-workaround avertir si émet des données vers des sections de code -u ignorée .%s en dehors de %s ... longueur de .COMMon (%d.) < 0 ! Ignoré. longueur de .COMMon (%ld.) <0! Ignoré. longueur de .COMMon (%lu) hors limite, ignoré .EQU doit utiliser une étiquette .EXIT doit apparaître à l'intérieur d'une procédure Expression .REG doit être un registre .REG doit utiliser une étiquette longueur .SCOMMon (%ld.) <0! Ignoré. l'expression .abiversion n'est pas évaluée en une constante .abort détecté. Abandon. .arch <arch> requiert une option --march=... correspondante la pile .arch est vide .arch: nom d'architecture manquant .arch_extension: extension d'architecture manquante le pseudo-op .asmfunc n'est disponible qu'avec le fanion -mccs. .asmfunc répété. .asmfunc sans fonction. la chaîne .base64 doit avoir une guillemet comme caractère de fin chaîne .base64 terminée plus tôt chaîne .base64 terminée de manière inattendue .begin [no-]density est ignoré Directive .begin sans concordance de directive .end Directive .begin sans directive .ent précédente Directive .begin sans directive .file précédente le littéral .begin est déprécié; utilisez plutôt .literal .begin/.bend dans différents segments la directive .bend nomme un symbole inconnu Directive .bend sans directive .ent précédente Directive .bend sans directive .file précédente taille .bss %d < 0 ! taille .bss %ld < 0 ! argument taille manquant dans .bss alignement de .bundle_align_mode trop grand (%u au maximum) .bundle_lock n'a pas de sens sans .bundle_align_mode la séquence .bundle_lock est à %u octets mais la limite de .bundle_align_mode est %u octets la séquence .bundle_lock occupe %u octets mais la taille du paquet est seulement %u octets .bundle_lock sans .bundle_unlock correspondant .bundle_unlock sans .bundle_lock précédent .callinfo n'est pas à l'intérieur de la définition de procédure .cfi_endproc sans directive correspondante .cfi_startproc .cfi_fde_data n'est pas supporté pour cette cible .cfi_fde_data sans .cfi_startproc correspondant .cfi_inline_lsda n'est pas supporté pour cette cible .cfi_inline_lsda invalide pour cette trame .cfi_inline_lsda vu pour une trame sans .cfi_lsda .cfi_lsda exige des arguments d'encodage et de symbole .cfi_personality exige des arguments d'encodage et de symbole .cfi_personality_id n'est pas supporté pour cette cible il manque le langage et la version dans la directive .compiler il manque la version dans la directive .compiler .cpload n'est pas dans la section « noreorder » .cpu: nom de cpu manquant l'opérande .cv_%ccomp est un symbole indéfini : %s le pseudo-op .def n'est disponible qu'avec le fanion -mccs. .def pseudo opérateur utilisé à l'intérieur de .def/.endef: ignoré. pseudo-op .def utilisé en dehors de .def/.endef; ignoré .dim pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. pseudo-op .dim utilisé en dehors de .def/.endef; ignoré .ef n'est pas précédé de .function .end [no-]density est ignoré Directive .end n'a pas de nom Directive .end manquante ou symbole inconnu Directive .end ne nomme pas le même symbole que .ent directive .end nomme un symbole inconnu directive .end sans directive .ent précédente directive .end n'est pas précédée de la directive .ent. directive .end sans directive .file précédente directive .end sans concordance avec une directive .ent .end n'est pas dans la section de texte symbole .end n'a pas de correspondance avec le symbole .ent symbole .end n'a pas de correspondance avec le symbole .ent. .end%c n'est pas précédé de %s .end%s n'est pas précédé de .%s le pseudo-op .endasmfunc n'est disponible qu'avec le fanion -mccs. .endasmfunc sans .asmfunc. .endasmfunc sans fonction. pseudo-op .endef utilisé avant .def; ignoré .endef pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. .endfunc manquant pour la déclaration .func précédente .endfunc manquant pour la déclaration .proc précédente La directive .ent n'a pas de nom Directive .ent sans symbole directive .ent sans concordance avec une directive .end .ent ou .aent n'est pas dans la section texte .ent ou .aent n'est pas dans la section texte. .err rencontré directive .error invoquée dans le fichier source .es n'est pas précédé de .bs .fail %ld rencontré compte .field « %d » hors limite (1 <= X <= 32) taille de .fill limitée à %d .fmask en dehors de .ent directive .fnend sans .fnstart .fpu: nom de fpu manquant .frame à l'extérieur de .ent .gnu_attribute %d,%d est incompatible avec « %s » .gnu_attribute %d,%d n'est plus supporté .gnu_attribute %d,%d n'est pas reconnu par l'ABI en virgule flottante .gnu_attribute %d,%d requiert « %s » Directive .handler sans nom .ifeqs erreur de syntaxe .incbin a un compte à zéro, « %s » est ignoré opérande .inst.n trop grand. Utilisez plutôt .inst.w .largecomm supporté uniquement en mode 64 bits, .comm produit .linkonce n'est pas supporté pour ce format de fichier objet .literal n'est pas permis à l'intérieur de la région .begin literal .literal_position à l'intérieur de la directive literal; ignoré .ln pseudo opérateur à l'intérieur de .def/.endef: ignoré. .loc avant .file .loc à l'extérieur de .text .loc pseudo opérateur à l'intérieur de .def/.endef: ignoré. l'expression .localentry de « %s » n'est pas une constante l'expression .localentry de « %s » n'est pas une puissance de 2 valable pseudo-op .longcall a été vu en dehors d'une relaxation pseudo-op .longjump a été en dehors d'une relaxation débordement de pile .machine dépassement négatif de la pile .machine débordement de pile .machinemode dépassement négatif de la pile .machinemode .mask en dehors de .ent .mask/.fmask à l'extérieur de .ent .module n'est pas permis après la génération du code .module utilisé avec un symbole non reconnu : %s Directive .name sans symbole Directive .name n'est pas dans la section .link .object_arch: nom d'architecture manquant .option pic%d n'est pas supportée .option pic%d n'est pas supportée en mode VxWorks PIC .option pop sans .option push Directive .pdesc n'a pas de symbole d'entrée Directive .pdesc n'est pas dans la section .link .pdesc ne correspond pas au dernier .ent .pdesc a un mauvais symbole d'entrée .popsection sans .pushsection correspondant; ignoré .previous sans .section correspondante; ignoré le pseudo .profiler requiert au moins deux opérandes. directive .prologue sans directive .ent précédente .prologue à l'intérieur d'un prologue .ref à l'extérieur de .csect le pseudo-op .ref n'est disponible qu'avec le fanion -mccs. .sblock peut uniquement être utilisé avec des sections initialisées .scl pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. pseudo-op .scl utilisé en dehors de .def/.endef; ignoré .sect: nom de sous-section ignoré .set pop sans .set push syntaxe erronée pour .set .sframe n'est pas supporté pour cette cible l'expression .size de %s n'est pas une constante .size pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. pseudo-op .size utilisé en dehors de .def/.endef; ignoré .space compteur de répétition est négatif, ignoré .space compteur de répétition est zéro, ignoré le compteur de répétition .space déborde, ignoré .space, .nops ou .fill spécifient une valeur non absolue .space, .nops ou .fill avec une valeur négative, ignoré nombre de répétitions .space/.bes est négatif, ignoré nombre de répétitions .space/.bes est zéro, ignoré .stab%c n'est pas supporté .stab%c: champ de description '%x' trop grand, essayez un format de débug différent .stab%c: ignore les autres champs non nuls .stab%c: virgule manquante .stab%c: chaîne manquante .stabx de la classe de stockage stsym doit être à l'intérieur de .bs/.es .syntax %s requiert l'option « --no-underscore » .syntax %s requiert l'option « --underscore » .tag pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. pseudo-op .tag utilisé en dehors de .def/.endef; ignoré .tag requiert une étiquette de structure .tag cible « %s » qui est indéfini .tc n'est pas dans la section .toc .tc sans étiquette .tc avec la classe de stockage %d n'est pas encore supporté .type pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. pseudo-op .type utilisé en dehors de .def/.endef; ignoré .uleb128 supporte uniquement les expressions constantes ou les soustractions .unwind_save ne supporte pas ce type de registre .usect: fanion d'alignement non nul ignoré Directive .usepv sans nom Directive .usepv sans type .uses ne réfère pas à un symbole local dans la même section pseudo-op .uses a été vu hors de la relaxation la cible .uses ne réfère pas à un symbole local dans la même section expression .val est trop complexe .val pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré. pseudo-op .val utilisé en dehors de .def/.endef; ignoré .var ne peut être utilisé qu'avec une définition de macro .vframepsp n'a pas de sens, je suppose que c'est .vframesp qui était prévu .vliw n'est pas disponible quand VLIW est désactivé. directive .warning invoquée dans le fichier source .word %s-%s+%s n'avait pas la bonne taille traitement de la table des cas .word a échoué: table trop grande 0x%llx hors limite pour un déplacement signé de 32 bits 0x%llx réduit à 0x%llx 0x%lx hors limite pour un déplacement signé de 32 bits 0x%lx réduit à 0x%lx 0x%lx: « %s » type = %ld, classe = %d, segment = %d l'accès 128 bits n'est pas permis sur le registre système « %s » sélectionné adresse 16 bits pas permise dans des instructions MPX adressage 16 bits indisponible pour « %s » expression 16 bits l'instruction 16 bits est désactivée: %s. saut de 16 bits hors limite débordement sur 16 bits (%+ld) Réadressage 16 bits utilisé sur un opérande 8 bits débordement sur 24 bits (%+ld) valeur immédiate 3 bits hors limite adresse 32 bits pas permise dans des instructions MPX 64 bits. Branchement conditionnel 32 bits a été généré débordement sur 32 bits (%+ld) mode 32 bits pas supporté sur « %s » Déplacement 6 bits hors limite valeur immédiate 6 bit hors limite Réadressage 62 bits n'est pas encore implémenté le registre src/dst de l'opérateur 64 bits doit être plus petit que 15 mode 64 bits pas supporté sur « %s » 68040 et 68851 spécifiés; instructions mmu peuvent être assemblées incorrectement Déplacement 8 bits hors limite valeur immédiate 8 bits hors limite débordement sur 8 bits (%+ld) Réadressage 8 bits utilisé sur un opérande 16 bits offset signé sur 8 bits hors limite (%+ld) : Valeur immédiate dans cbcond est hors limite. : L'instruction requiert que frs2 et frsd soient dans le même registre : l'opérande relatif au PC ne peut être une constante : l'opérande TLS ne peut être une constante : Il n'y a que 32 registres F; [0-31] : Il n'y a que 32 registres F simple précision; [0-31] : Il n'y a que 64 registres F; [0-63] : nombre asr doit être entre 0 et 31 : immédiat crypto doit être entre 0 et 31 : nom de registre ccr attendu : nom de registre pc attendu : nom de registre r0-r7 attendu : %asrN attendu : immédiat crypto attendu : opérande immédiat imm2 hors limites (0-3) : expression ASI invalide : nom ASI invalide : numéro ASI invalide : nom cpreg invalide : masque d'expression membar invalide : masque de nom membar invalide : masque du numéro membar invalide : expression de fonction de prérecherche invalide : nom de fonction de prérecherche invalide : numéro de fonction de prérecherche invalide : mode siam invalide pour l'expression : numéro du mode siam invalide : opérande imm2 non immédiat : traitement de la macro, l'indicateur de l'opcode réel n'a pas été trouvé dans la table de hachage : registre d'état auxiliaire non reconnaissable : registre hyper privilégié non reconnaissable : registre privilégié non reconnaissable :b non permis; utilise par défaut :w :lower16: pas permis dans cette instruction : l'opérande a trop de bits :valeur opérande(%d) trop grande pour la contrainte :taille de contrainte de réadressage inconnu :upper16: pas permis dans cette instruction <nom abi> spécifie pour ABI <nom abi> <abi> Spécifier une version d'abi <abi> peut être v1, v2, v2fp, v2fpp <abi> assembler pour l'ABI virgule flottante <abi> <abs> <nom arch> Assembler pour l'architecture <nom arch> <nom arch> peut être v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s <nom arch> assembler pour l'architecture <nom arch> <lignebase> Assembler pour la ligne de base <lignebase> <lignebase> peut être v2, v3, v3m <nom cpu> assembler pour le CPU <nom cpu> <nom dsp> assembler pour l'architecture DSP <nom dsp> <nom fpu> assembler pour l'architecture FPU <nom fpu> <freg> Spécifier la configuration FPU <freg> 0: registres 8 SP / 4 DP 1: registres 16 SP / 8 DP 2: registres 32 SP / 16 DP 3: registres 32 SP / 32 DP <note de compilation gnu> <imm8>,X <étiquette> <mode> contrôle l'insertion implicite d'instructions IT <inconnu> <ver> assembler pour la version eabi <ver> fanion ? de section ignoré quand G est présent @%s n'est pas un réadressage complexe. l'opérateur @%s peut être utilisé avec « %s » mais le format est mauvais l'opérateur @%s ne peut pas être utilisé avec « %s » l'opérateur @%s exige un registre de base 32 bits l'opérateur @%s exige un registre de destination 32 bits l'opérateur @%s exige un registre de destination de 32 ou 64 bits l'opérateur @%s exige un registre de destination 64 bits l'opérateur @%s requiert « %seax » comme registre de base l'opérateur @%s requiert « %seax » comme registre de destination l'opérateur @%s requiert « %seax/%srax » comme registre de base l'opérateur @%s requiert « %sebx » comme registre de base l'opérateur @%s requiert « %sebx » comme registre d'index l'opérateur @%s requiert « %srdi » comme registre de destination l'opérateur @%s requiert « %srip » comme registre de base l'opérateur @%s requiert un registre de base l'opérateur @%s n'exige pas de SIB l'opérateur @%s n'exige pas de registre de base l'opérateur @%s n'exige pas de registre de base/index l'opérateur @%s exige un facteur d'échelle de 1 réadressage @%s n'est pas supporté dans le format de sortie %d bits @tls ne peut pas être utilisé avec les opérandes « %s » @tls ne peut pas être utilisé dans le dernier opérande Un nombre grand/flottant ne peut pas être utilisé comme déplacement: 0x%llx utilisé Un nombre grand/flottant ne peut pas être utilisé comme déplacement: 0x%lx utilisé Une instruction de saut avec un immédiat long est détectée à la fin de l'étiquette ZOL @%s une expression non-constante n'est pas permise ici Un paramètre nommé « %s » existe déjà pour la macro « %s » Un registre d'état ou un nom de bit d'état est requis A0.2,A0.3,A1.2,A1.3 requis pour un registre QUICKRoT AAARG -> réadressage de constante non traité: %d ADD/SUB sp, sp #imm instruction de mode ADL ADR ADRL utilisé pour un symbole qui n'est pas défini dans le même fichier AR %d uniquement accessible par unité %c Registre AR pas trouvé dans une référence indirecte Options en assembleur spécifiques ARC: registre ARM attendu Extension AUDIO ISA Options assembleur AVR : -mmcu=[nom-avr] choisi la variante de microcontrôleur [nom-avr] peut être : avr1 - cœur AVR classique sans RAM données avr2 - cœur AVR classique avec jusqu'à 8K de mémoire programme avr25 - cœur AVR classique avec jusqu'à 8K de mémoire programme plus l'instruction MOVW avr3 - cœur AVR classique avec jusqu'à 64K de mémoire programme avr31 - cœur AVR classique avec jusqu'à 128K de mémoire programme avr35 - cœur AVR classique avec jusqu'à 64K de mémoire programme plus l'instruction MOVW avr4 - cœur AVR amélioré avec jusqu'à 8K de mémoire programme avr5 - cœur AVR amélioré avec jusqu'à 64K de mémoire programme avr51 - cœur AVR amélioré avec jusqu'à 128K de mémoire programme avr6 - cœur AVR amélioré avec jusqu'à 256K de mémoire programme avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible en RAM avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM avrtiny - cœur AVR Tiny avec 16 registres gp Abandon parce que la déclaration a "%s" Valeur absolue relative au PC dans le code de relaxation. Erreur d'assembleur..... Valeur absolue dans le code de relaxation. Erreur d'assembleur..... Accès à « %s » comme un objet de thread local Accès à la fonction « %s » comme un objet thread local Ajout d'un symbole non résolu n'est pas sur une frontière de mot. Ajout d'un symbole non résolu n'est pas sur une frontière de mot. Mode d'adressage *+ARx n'est pas permis pour un mode d'adressage par registre « memory-mapped ». Comportement résultant est indéfini. Mode d'adressage *+ARx est en écriture seulement. Le résultat de la lecture est indéfini. Adresse de l'opérande immédiat Mode d'adressage pas encore implémenté. Débordement du .word (%#lx) signé ajusté : instruction « switch » trop grande. A ajusté le débordement signé de .word (%ld): option -statement trop grande. Alignement (%lu) trop grand: 15 assumé. Alignement doit être une puissance de 2 Alignement négatif: 0 assumé Alignement négatif: 0 est utilisé. Alignement trop grand: %d assumé Alignement trop grand: %d. assumé Alignement trop grand: %d. est utilisé. Options pour Alpha: -32addr traiter les adresses comme des valeurs de 32 bits -F manque de soutien des instructions en virgule flottante -mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall spécifier la variante d'architecture Alpha -m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m 21264a | -m21264b ces variantes contiennent les opcodes PALcode Une instruction IMM ne devrait pas être présente dans le fichier .s Une utilisation illégale d'une plage de délai est détectée à la fin de l'étiquette ZOL @%s Une valeur immédiate dans un opérande source est inappropriée Et EXT est une combinaison (+EXT - ajoute, -EXT - retire) de: L'architecture ne concorde pas sur « %s %s ». Les variantes d'architecture sont: Argument de .vec_size devrait être 4 ou 16, actuel: %d. Argument de .vec_size n'est pas une constante. L'argument à .BLOCK/.BLOCKZ doit être compris entre 0 et 0x3fffffff Argument pour .even ignoré Messages de l'assembleur: Au moins un argument PR attendu Au moins deux arguments PR attendus Tentative de purger la macro inexistante « %s » Tentative de placer un symbole commun dans l'ensemble %s Tentative de placer le symbole indéfini dans l'ensemble %s Tentative de redéfinition de l'ensemble de registres « %s » Nom d'attribut pas reconnu: %s Décalage auto incrémenté/décrémenté « %ld » est hors limite. Registre auxiliaire AR0--AR7 requis pour l'indirection Mauvais MUL Immédiat BALIGN n'est pas 0, 1, 2 ou 3 (%lu) BFD est désynchronisé avec GAS, type de section bien connu « %s » non traité Options BPF : -EL générer du code pour une machine petit boutiste -EB générer du code pour une machine gros boutiste -mdialect=DIALECTE définir le dialecte de l'assembleur (normal, pseudoc) -misa-spec définir la spec BPF ISA (v1, v2, v3, v4, xbpf) -mxbpf synonyme pour -misa-spec-xbpf BSPEC déjà actif. Imbrication non supportée. BSPEC sans ESPEC. longueur BSS (%d) < 0 ignorée longueur BSS (%d.) <0! Ignoré. Expression BYTE n'est pas un nombre pur expression BYTE n'est pas dans les bornes 0..255 Directive .fmask erronée Directive .frame erronée paramètre 1./2. Directive .frame erronée paramètre 3./4. Directive .mask erronée Version COFF erroné « %s » Version CPU erronée « %s » Mauvais registre RA (%d) pour .fname Registre de base erroné, utilise $%d. Appel erroné de MD_ATOF() Appel erroné à MD_NTOF() Appel erroné à md_atof () Appel erroné à md_atof() - formats en virgule flottante ne sont pas supportés Appel erroné à md_atof() Mauvais cfg de ginsn pour la fonction « %s » Construction erronée d'adressage indirect %s Mauvais déplacement %d (exige 0--255) Mauvaise expression @%s + %s. Table de opcode erronée, bris d'assemblage. opcode-table-option erroné, vérifiez dans le fichier ns32k-opcode.h Mauvais opérande Opérande invalide pour une instruction de chargement (load): « %s » Opérande erroné pour une instruction de stockage: « %s » Mauvais opérande pour le décalage constant Mauvaise valeur de l'opérande: %s Mauvaise liste de paramètres pour la macro « %s » Mauvais nom de registre Mauvais nom de registre %s Gamme de registre erronée Type de correctif de réadressage erroné (%d) Type de réadressage erroné: 0x%02x Segment erroné (devrait être absolu). Segment erroné dans l'expression. Numéro de séquence erroné: !%s!%s Mauvaise *direction de décalage Mauvais mode de décalage Mauvaise taille Mauvais suffixe après « : » utilisez {b|w|d} où d est le choix par défaut Suffixe erroné, utilise d par défaut Expression d'adresse mal composée Registres « Banked » non disponibles pour cette architecture Grand nombre trop grand Un grand nombre n'est pas permis dans un littéral « short ». Mode immédiat assumé. Grand nombre trop grand pour le format %c; tronqué Grand nombre trop grand pour un « long » Champ de bits hors limite Les deux arguments doivent être des symboles de substitution À la fois the_insn.HI et the_insn.LO sont initialisés : %s Crochets incorrects dans le champ de l'opérande Branchement sur une adresse non alignée Assemblage cassé. Aucune tentative d'assemblage. Opcode erroné: « %s » « %s » l'ABI C-SKY v1 (ck510/ck610) ne supporte pas -mbranch-stub Options en assembleur C-SKY: C0 - C15 attendu C0 - C7 attendu Options de la ligne de commande spécifiques à C54x: C8 - C9 attendu Le coprocesseur CDE doit être dans l'intervalle 0-7 instruction CFI utilisée sans être précédé de .cfi_startproc CFI n'est pas supporté pour cette cible récupération de l'état CFI sans mémorisation précédente le mode CPU n'est pas supporté par la cible Version de CPU a déjà été initialisé CPU11: PC est la destination d'une instruction altérant SR CPU12: CMP/BIT avec une destination PC ignore l'instruction suivante CPU13: SR est la destination d'une instruction altérant SR CPU19: Une instruction définissant CPUOFF doit être suivie d'un NOP CPU8: Pointeur de pile accédé via un décalage impaire Options spécifiques CRIS: symbole C_EFCN pour %s hors limite Appel de gen_cond_branch_32 pour .arch common_v10_v32 Ne peut déplacer %d octets par réadressage%s Ne peut faire un réadressage PIC relatif au PC de %d octets Ne peut faire un réadressage relatif au PC de %d octets Ne peut faire un réadressage de %d octets relatif au PC pour le stockage de type %d Ne peut faire un réadressage PIC de %d octets Ne peut faire un réadressage de %d octets Ne peut faire un réadressage de %d octets pour le stockage de type %d Ne peut trouver la correspondance de l'indice de relaxation. Ligne: %d Ne peut représenter le réadressage %s dans ce format de fichier objet Ne peut initialiser dlx_skip_hi16_flag Ne peut ajouter le bit de stop pour marquer la fin du groupe d'instructions Ne peut changer les espace à l'intérieur d'une définition de procédure. Ignoré Ne peut modifier des sous-espaces à l'intérieur de la définition d'une procédure. Ignoré Ne peut traiter l'expression; utilise %ld par défaut Ne peut utiliser un nombre flottant en litteral « short »: mode immédiat utilisé. Ne peut trouver l'opcode à faire concorder avec les opérandes Ne peut traiter O_big dans s390_exp_compare Ne peut rediriger stderr vers le fichier « %s » Ne peut relaxer la différence Ne peut relocaliser l'expression Ne peut initialiser la valeur GP Ne peut initialiser les masques de registres Les branchements longs ne sont pas disponibles sur cette architecture Ne peut découvrir la taille de l'opérande. Ne peut allouer un descripteur unwind Ne peut assembler l'instruction Impossible de convertir « %s » en mode 16 bits Impossible de convertir « %s » quand « -momit-lock-prefix=yes » est actif Ne peut définir un symbole d'exportation: %s Ne peut définir le symbole statique: %s Ne peut exprimer le réadressage %s%d%s Ne peut trouver le type de réadressage pour le symbole %s, code %d Ne peut générer un type de réadressage pour le symbole %s, code %s Ne peut traiter le correctif Ne peut faire un réadressage %s relative au PC Ne peut représenter le réadressage « %s » dans le fichier objet Ne peut représenter l'exposant sur %d bits Ne peut représenter le type de réadressage %s POPM ne peut être utilisé pour rétablir le registre SR Un registre spécial ne peut pas être utilisé avec cette instruction Casse valeur %ld inattendue à la ligne %d du fichier « %s » Changement de version de CPU à la volée n'est pas supporté Le changement à la volée de la génération du processeur n'est pas supporté... Valeur GP choisie: %lx Accolade fermante manquante Virgule et symbole attendus pour « .asg CHAÎNE, SYMBOLE » Virgule et symbole attendus pour '.eval EXPR, SYMBOLE' Virgule attendue Virgule attendue Virgule attendue après le nom de section La valeur sur la ligne de commande écrase la directive « .cpu » Alignement négative du commun; 0 est assumé Alignement du commun n'est pas une puissance de 2 Expression complexe pas supportée Opérande cible LAPC compliqué n'est pas un multiple de deux. Utilisez LAPC.D Condition « %s » ne concorde pas avec le groupe précédent Condition « %s » utilise un accumulateur différent de la condition précédente Condition <%c%c> dans la directive de contrôle structurée ne peut être encodée correctement Expression constante %d hors des limites [%d, %d]. Conversion du BSR relatif au PC en un JSR absolu Conversion du branchement relatif au PC en un saut absolu Conversion du branchement conditionnel relatif au PC en un saut absolu Conversion du déplacement relatif au PC en absolu Copyright © 2025 Free Software Foundation, Inc. Ne peut initialiser l'architecture et la machine N'a pu initialiser l'architecture et la machine N'a pu générer les opcodes des instructions d'extension Création de sections avec .xdataN/.xrealN/.xstringZ est dépréciée. La section courante n'est pas initialisée, nom de section requis pour .clink registre D hors limite pour la version VFP choisie Options D10V: -O Optimiser. Certaines opérations seront faites en parallèle. --gstabs-packing Empaqueter les instructions adjacentes short ensembles même lorsque --gstabs est spécifié. Activé par défaut. --no-gstabs-packing Si --gstabs est spécifié, ne pas empaqueter les instructions adjacentes ensembles. pointeur RAM DSP dans une unité incorrecte Extension DSP Utilisation simultanée de « f%d » et « f%d » est dangereuse Cible par défaut « %s » n'est pas supportée. Branchement différé pas disponible sur SH1 Options S390 dépréciées : -Aesa assembler pour le processeur IBM S/390 G5 (g5/arch3) -Aesame assembler pour le processeur IBM zSeries 900 (z900/arch5) Syntaxe dépréciée. Accumulateur de destination pour chaque partie de l'instruction parallèle doit être différent Registre de destination doit être ARn Le registre de destination doit être R0 ou R1 Le registre de destination doit être R2 ou R3 Les registres de destination ne peuvent pas être les mêmes Arguments différents trouvés pour .vec_size, précédent %d, actuel %d Valeur directe de %ld n'est pas convenable Directive invalide à l'intérieur d'un paquet La longueur de déplacement %s est ignorée ! Déplacement trop grand pour :d Valeur de déplacement %ld est trop grande Support des instructions de divisions Ne sait pas comment mesurer la largeur de %c dans md_assemble() Je ne sais pas comment gérer ce champ. %s Je ne sais pas comment relocaliser un opérande simple de type %s les instructions de produit scalaire ne peuvent pas être conditionnelles, le comportement est IMPRÉVISIBLE Conditionnel %s dupliqué Signe égal (=) en double dans l'instruction Prédicat de registre en double ignoré Les constantes EBCDIC ne sont pas supportées. Débug ECOFF désactivé. Options ELF : -k -pic active le mode PIC -Q[y|n] ignoré ENDLOOP sans LOOP correspondant options spécifiques EPIPHANY de la ligne de commande: ESPEC n'est pas précédé de BSPEC Argument vide dans .endp Argument vide dans .proc Le décompte des épilogues de %lu dépasse le nombre de prologues imbriqués (%u) Registres de destination parallèle égaux, un résultat sera abandonné Erreur %s dans %s Erreur dans l'argument %d. Attendu: « %s » Erreur dans l'expression Erreur dans le traitement du réadressage Erreur dans la syntaxe de la ligne Erreur lors de l'initialisation des fanions de « %s »: %s Erreur: Nombre pair requis. Arrondi à %d Registre pair pas permis ici Exécuter %s dans IU en ordre sériel inverse peut ne pas fonctionner Exécution de %s dans IU peut ne pas fonctionner Exécution de %s dans IU peut ne pas fonctionner lors d'une exécution en parallèle Exécuter %s en ordre sériel inverse avec %s peut ne pas fonctionner « ( » attendu « ) » attendue « : » attendu « [ » attendu « ] » attendu Virgule attendue après la longueur du commun Virgule attendue après le nom Virgule attendue après le nom « %s » Virgule attendue après un nom de symbole Virgule attendue après le nom de symbole: reste de la ligne ignoré. Expression immédiate attendue Chaîne entre apostrophes attendue Registre attendu. « %s » trouvé. Séparateur « = » attendu Nombre simple attendu. « %c » attendu Valeur constante attendue Nom de registre attendu Registre attendu. Un argument contenant une constante caractère est attendu Virgule attendue après le nom de l'errata du CPU, et non: %s Opérande attendu après « , » Opérande attendu après « , »; n'a rien trouvé Opérande attendu avant « , »; n'a rien trouvé Registre D attendu en mode indexé indirect. Second argument attendu Les arrêts explicites sont ignorés en mode auto Erreur d'expression pour le modificateur d'opérande %%hi/%%lo L'expression à l'intérieur de %%%s n'a pu être analysée Expression hors limite, utilise 0 Adressage étendu n'est pas supportée sur le CPU spécifié ) superflue Rebut superflu dans l'appel de fonction, « ) » attendu Rebut en trop sur la ligne FATAL: Attachement de l'en-tête du compilateur %s FIRST n'est pas supporté comme un argument pour .SUBSPACE branchement FP dans une plage de délai branchement FP précédé par une comparaison FP; NOP inséré Extension FPU DP Extension FPU SP instructions FPU fused-multiply-add Paramètre FRAME doit être un multiple de 8: %d Options spécifiques FRV de la ligne de commande: Options FT32: Échec lors de la création de la section de propriétés « %s » N'a pu trouver un mode valable pour « %s ». impossible de trouver le début réel de la fonction: %s Erreur fatale: Champ incorrectement aligné [%d] (%d). Champ hors limite [%d..%d] (%d). Fichier « %s » n'est pas dans le format d'archive macro Premier jeton invalide: « %s » Le 1er opcode est long. Incapable de mélanger des instructions tel que spécifié. Le premier opérande de .%s doit être un prédicat Le premier opérande de .%s n'est pas un registre Le premier opérande de .%s n'est pas un registre valide Le premier opérande de .altrp n'est pas un registre de branchement valide Le premier opérande de .fframe doit être une constante Le premier opérande de .prologue doit être une constante positive de 4 bits Le premier opérande de .restore doit être le pointeur de pile (sp) Le premier opérande de .save n'est pas un registre Le premier opérande de .save n'est pas un registre valide Le premier opérande de .save.b doit être une constante positive de 5 bits Le premier opérande de .save.g doit être une constante positive de 4 bits Le premier opérande de .save.gf doit être une constante non négative de 4 bits Le premier opérande de .unwabi doit être une constante Le premier opérande de .vframe doit être un registre général Corrigez la dépendance des données: %s %s -- %s %s (insérez %d nop!/%d) Corrigez la dépendance des données: %s %s -- %s %s (insérez 1 pflush/%d) Flottant AC illégal en tant que opérande entier Nombre en virgule flottante pas valable dans l'expression Registre en virgule flottante est dans la liste de registres Forcé le littéral « short » en mode immédiat. now_seg=%s to_seg=%s A forcé un déplacement d'octet « { » trouvée après un passage explicite en mode automatique « { » trouvé alors que le paquetage est déjà commencé « { » trouvé alors que le paquetage manuel est déjà activé « } » trouvée alors que le paquetage manuel est désactivé « } » trouvé en dehors du tout paquetage. Utilisation d'un nom de registre non canonique %s; utilise %s à la place. Options coprocesseur Freescale XGATE : -mshort utiliser l'ABI int de 16 bits (par défaut) -mlong utiliser l'ABI int de 32 bits -mshort-double utiliser l'ABI double de 32 bits -mlong-double utiliser l'ABI double de 64 bits (par défaut) --mxgate spécifier la variante du processeur [%s par défaut] --print-insn-syntax afficher la syntaxe de l'instruction en cas d'erreur --print-opcodes afficher la liste des instructions avec la syntaxe --generate-example générer un exemple de chaque instruction La fonction espère deux arguments le mode auto-détection de GAS et -march=all est déprécié pour MVE, veuillez utiliser une option -march ou -mcpu valide le processus GINSN pour la fonction précédente n'est pas terminé GINSN: code inatteignable trouvé dans la fonction « %s » Assembleur GNU %s Version de l'assembleur GNU %s (%s) utilisant la version BFD %s GOT est déjà dans la table de symboles GOT est déjà dans la table des symboles mauvaise expression GOT avec %s taille du prologue GP excède la taille du champ, utilise 0 à la place Rebut à la fin de l'instruction Rebut à la fin de l'instruction: « %s ». Échec de GAS, type de réadressage #%i Échec de GAS, type de réadressage %s Échec de GAS, valeur de réadressage %d Registre général illégal en tant que opérande flottant La section de groupe « %s » n'a pas de signature de groupe Les registres HI/LO devraient être spécifiés ensembles Le registre HI/LO devraient être spécifiés sans registre additionnel Capacité matérielle « %s » pas activée pour « %s » ADD, MOV, CMP sur registre haut utilisant le PC ADD, MOV, CMP, BX, BLX sur registre haut utilisant le PC Je n'ai pas besoin ni n'utilise de fichier temporaire « %s ». Je n'utilise pas de fichier inter-passe ! -V ignoré Options IA-64: --mconstant-gp indiquer que le fichier utilise le modèle de constantes GP (initialiser le fanion d'en-tête ELF EF_IA_64_CONS_GP) --mauto-pic indiquer que le fichier utilise le modèle de constantes GP sans les descripteurs de fonction (initialiser le fanion d'en-tête ELF EF_IA_64_NOFUNCDESC_CONS_GP) -milp32|-milp64|-mlp64|-mp64 sélectionner le modèle de données (par défaut -mlp64) -mle | -mbe sélectionner le système à octet de poids faible ou fort (par défaut -mle) -mtune=[itanium1|itanium2] ajuster pour un CPU spécifique (par défaut -mtune=itanium2) -munwind-check=[warning|error] vérifie la directive unwind (par défaut -munwind-check=warning) -mint.b=[ok|warning|error] vérifie hint.b (par défaut -mhint.b=error) -x | -xexplicit activer la vérification des violations de dépendances la vérification des violations de dépendances options spécifiques IP2K de la ligne de commande: Les blocs IT contenant des instructions Thumb 16 bits des classes suivantes sont dépréciés par performance avec ARMv8-A et ARMv8-R : %s Les blocs IT contenant des instructions Thumb 32 bits sont dépréciés par performance avec ARMv8-A et ARMv8-R Les blocs IT contenant plus d'une instruction conditionnelle sont dépréciés par performance dans ARMv8-A et ARMv8-R IT atterri dans la plage d'un bloc IT précédent L'instruction IU ne peut pas être laissée dans le conteneur de gauche Ignore la tentative de redéfinition du symbole Tentative ignorée de redéfinition du symbole « %s » Tentative ignorée de redéfinition du symbole « %s ». Ignore la tentative de déborder au delà de la fin de la région Ignore les changements des attributs de section pour %s Déclaration ignorée en raison de « %s » Registre du processeur 32 bits illégal (« %s ») dans l'instruction: « %s » Registre AR illégal dans une référence indirecte Échelle illégale - « %d » Paramètre « cinv » illégal: « %c » Opérande « mask16 » illégal, l'opération est non définie - « %s » Registre coprocesseur illégal dans l'instruction « %s » Registre coprocesseur spécial illégal dans l'instruction « %s » Combinaison illégale de fonctions de réadressage Instruction émulée illégale Paire de registres d'index illégale (« %s ») dans l'instruction: « %s » Instruction illégale ou opcode non implémenté. Opérande illégal (arg %d) Séparateur d'opérande « %c » illégal Opérande illégal. Opérandes illégaux Opérandes illégaux (espaces): « %s » Opérande %s illégal Opérandes illégaux: %%%s ne peut être utilisés seulement avec call __tls_get_addr Opérandes illégaux: %%%s ne peut être utilisé ensemble avec d'autres réadressages dans insn () Opérandes illégaux: %%%s requiert des arguments dans () Opérandes illégaux: %%r_%s%d requiert des arguments dans () Opérandes illégaux: %%r_plt dans %d-octet de champ de données Opérandes illégaux: %%r_tls_dtpoff dans %d-octet du champ de données Opérandes illégaux: ne peut ajouter des expressions qui ne sont pas des constantes à %%%s() Opérandes illégaux: ne peut faire de l'arithmétique impliquant %%%s() d'un symbole relocalisable Opérandes illégaux: ne peut faire de l'arithmétique autre que + et - impliquant %%%s() Opérandes illégaux: seulement %%r_%s%d permis dans %d-octets de champ de données Opérandes illégaux: rebuts après %%r_%s%d() Registre processeur illégal (« %s ») dans l'instruction: « %s » Registre illégal (« %s ») dans l'instruction: « %s » Registre illégal (« %s ») dans l'instruction: « %s » Registre illégal « %s » dans l'instruction « %s » Registre « %s » illégal dans la liste des registres cop Registre « %s » illégal dans la liste des registres cop spéciaux Registre illégal « %s » dans l'instruction « %s » Registre « %s » illégal dans la liste des registres Registre « %s » illégal dans la liste des registres utilisateurs Paire de registres inconnue (« %s ») dans l'instruction: « %s » Paire de registres illégale « %s » dans l'instruction « %s » Nom de section illégal « %s » (provoque une collision des noms des sections unwind) Type d'opérande illégal (arg %d) L'opérande immédiat %ld est inapproprié pour la taille de l'instruction L'opérande immédiat n'est pas permis pour l'opérande %d. Débordement de l'immédiat. format : %c%c%s arg : %s La valeur immédiate %ld est hors limite pour l'instruction %s Valeur immédiate %ld est trop grande Valeur immédiate pour mbar > 32. Utilise <valeur %% 32> Valeur immédiate n'est pas dans les bornes de 16 bits: %ld Valeur immédiate n'est pas dans les bornes signées de 16 bits: %ld Valeur immédiate n'est pas dans les bornes non signées de 16 bits: %ld Valeur immédiate n'est pas dans les bornes non signées de 4 bits: %ld Valeur immédiate n'est pas dans les bornes non signées de 5 bits: %ld Valeur immédiate n'est pas dans les bornes non signées de 6 bits: %ld Valeur immédiate n'est pas dans les bornes non signées de 6 bits: %ld Valeur immédiate n'est pas dans les bornes de 8 bits: %ld Valeur immédiate n'est pas dans les bornes signées de 8 bits: %ld Valeur immédiate n'est pas dans les bornes non signées de 8 bits: %ld Valeur immédiate de %ld est trop grande Valeur immédiate de %ld est trop grande pour ldf Les valeurs immédiates %d et %d vont donner lieu à un comportement indéfini. Immédiat bs inopportun (%lu) Immédiat rnum inopportun (%lu) Utilisation inappropriée de OP1_IMM_IMPLIED Utilisation inappropriée de OP1_MUST_BE_IMM Premier et second opérande incompatibles dans l'instruction Valeur fr_opcode incorrecte dans frag. Erreur interne..... Nombre d'opérandes incorrect Nombre d'opérandes incorrect Syntaxe incorrecte, %s. Valeur d'incrémentation/décrémentation est hors limite: « %ld ». L'index peut uniquement être appliqué aux registres rotatifs ou indirects L'index doit être un registre général L'index un doit être [2,3] et l'index deux doit être deux plus petit que l'index un. Index hors de la gamme 0..%u Registre d'index IR0,IR1 requis pour un déplacement Mode indexé indirect n'est pas permis pour movb/movw. L'adressage indirect indexé n'est pas valide pour 68HC11. L'index du registre indirect doit être un registre général Boucle infinie rencontrée lors du calcul des adresses des symboles de la section %s Les nombres infinis ne sont pas supportés par cette cible Info: Le .body initial doit précéder toute instruction Le .prologue initial doit précéder toute instruction L'insn %s a une instruction de saut/branchement %s dans sa plage de délai. L'insn %s a une instruction %s avec limm dans sa plage de délai. Emplacement Insn pas mis dans l'enregistrement unwind. Instruction %s n'est pas permise dans la plage de délai. L'instruction « %s » n'est pas supportée dans la ligne de base. L'instruction « %s » requiert une version LP de CPU L'instruction « %s » requiert une mode d'adressage éloigné Instruction « %s » n'est pas reconnue. L'instruction ne s'insère pas dans les positions de délais disponibles (insn %d-mots, %d position restante) L'instruction ne s'insère pas dans les positions de délais disponibles (insn %d-mots, %d positions restantes) L'instruction ne s'insère pas dans les positions de délai disponibles (insn %d-mots, %d position restante). Le comportement résultant est indéfini. L'instruction ne s'insère pas dans les positions de délai disponibles (insn %d-mots, %d positions restantes). Le comportement résultant est indéfini. L'instruction ne supporte par les adresses =N Forme d'instruction pas supportée par cette architecture. Formats d'instruction pour « %s »: Instruction dans le conteneur R est écrasée par une instruction de contrôle de flux du conteneur L. L'instruction doit être exécutée en parallèle L'instruction doit être exécutée en parallèle avec une autre. Instruction pas permise sur cette architecture Instruction pas supportée par cette architecture L'instruction utilise une version avec long, aussi elle ne peut être mélangée tel que spécifié Les instructions n'utilisent pas de pipelines parallèles durant l'exécution. Les instructions ne peuvent pas être exécutées en parallèle Les instructions partagent le même pipeline durant l'exécution Les instructions utilisant des modificateurs de décalage long ou des adresses absolues ne sont pas répétables. Comportement résultant est indéfini. Les instructions qui causent une discontinuité du PC ne sont pas permises dans une plage de délai. Comportement résultant est indéfini. Le MCU Intel ne supporte pas l'architecture « %s » Intel MCU supporte uniquement ELF 32 bits Le MCU d'Intel est 32 bits uniquement Erreur interne: ne peut repérer %s dans la table de hachage Problème interne. Essayer d'utiliser 0(r%d) au lieu de @r%d Erreur de consistance interne. Vérifier ns32k-opcode.h Erreur interne (%s). Erreur interne à %s:%d. Erreur interne découverte dans md_convert_frag: offset %ld. Merci de rapporter ceci. Erreur interne dans %s à %s:%d. Erreur interne: la CLÉ de .relax_hint n'est pas un nombre ! Erreur interne: Erreur de plage. %s Erreur interne: Erreur d'indice de relaxation (%s). %s: %s (%x) Erreur interne: incapable de repérer l'espace contenant pour %s. Erreur interne: Type de correctif %d inconnu (« %s ») Erreur interne: ne peut trouver l'opcode « %s » pour « %s » Erreur interne: je ne sais pas comment forcer %s à la fin du groupe d'instructions Erreur interne: perte du opcode « %s » « %s » Erreur interne: la relaxation n'est actuellement pas supportée Erreur de logique interne dans iif.iifP[].type Erreur de logique interne dans iif.iifP[n].type Erreur de logique interne. Ligne %d, fichier: « %s » Erreur de logique interne. ligne %d, fichier « %s » Option --compress-debug-sections invalide: « %s » Option --elf-stt-common= invalide: « %s » Option --gdwarf-cie-version « %s » invalide Option --generate-missing-build-notes invalide: « %s » Option --scfi= invalide : « %s » ; option suggérée : experimental Option --size-check= invalide: « %s » Argument .CALL invalide: %s Argument à .CALLINFO invalide: %s Argument .SPACE invalide argument .SUBSPACE invalide Format .insn invalide Condition d'addition invalide: %s Condition d'addition et de branchement invalide Branchement invalide sur la condition de bit: %c Identificateur COPR invalide Un CPU invalide est spécifié: %s Valeur de l'opérande CST4 invalide (arg %d) Condition comparaison et de branchement invalide Condition comparaison/soustraction invalide Condition comparaison/soustraction invalide: %s Valeur de l'opérande DISPU4 invalide (arg %d) Une EXTENSION invalide est spécifiée : %s Condition de comparaison FP invalide: %s Format d'opérande FP invalide: %3s Complèteur FTEST invalide: %s Format d'opérande en virgule flottante invalide. Syntaxe de complèteur de chargement indexé invalide. Complèteur de chargement indexé invalide. Condition d'instruction logique invalide. Nullification invalide: (%c) Expresion PIC invalide Identificateur SFU invalide Condition décalage/extraction/dépôt invalide. Complèteur Load/Store courts invalide. Complèteur Store Bytes Short invalide Condition d'instruction unaire (Unit) invalide. Registre accumulateur invalide. argument invalide %d pour .prologue Description invalide de l'argument: %d Position d'argument invalide: %s Argument invalide à l'option --isa: %s Argument invalide à l'option --match: %s Registre auxiliaire invalide (utiliser AR0-AR7) Caractère %s invalide avant l'opérande %s Caractère %s invalide dans l'opérande %s Caractère %s invalide dans l'opcode Combinaison invalide d'instructions dans le paquet. Architecture par défaut invalide, bris d'assemblage. Registre de destination invalide pour cette instruction, utiliser « tfr ». Registre de destination invalide. Directive invalide Déplacement invalide dans une référence indirecte Syntaxe dmad invalide « %s » Utilisation redondante de « %c%d » n'est pas permise Expression invalide après # numéro Expression invalide après %%%% Expression invalide Sélecteur de champ invalide. F%% assumé. Taille de champ invalide, doit être entre 1 et 32 inclus. Nombre en virgule flottante invalide Opérande d'écriture immédiat invalide. Mode indexé indirect invalide. Registre d'index invalide, registre X attendu. Registre d'index invalide, registre Y attendu. Registre indexé invalide. Mode d'adressage indirect invalide Déplacement %d invalide pour le mode d'adressage indirect Instruction %s erronée Instruction invalide: « %s » Étiquette invalide « %s » Complèteur de combinaisons left/right invalide Longueur invalide (utilisez 0 à %d) Mnémonique invalide « %s » Mode invalide: %s Nombre invalide Valeur de décalage invalide pour %s Opcode/opérande invalide Opérande invalide (s) pour une instruction parallèle « %s » Opérande invalide (utilisez 1, 2, ou 3) Opérande invalide pour « %s » Opérande invalide pour le décalage registre Opérande invalide: valeur immédiate utilisée comme adresse. Opérande invalide: valeur immédiate utilisée comme adresse de base. Opérandes invalides Opérandes invalides %s Opérandes invalides pour %s Opération invalide sur le symbole Opérateur invalide pour l'opérande. Mode d'adresse invalide ou illégal combiné avec un index-échelle Réadressage relatif du PC invalide Complèteur de permutations invalide Type d'enregistrement invalide pour le format P3. Type d'enregistrement invalide pour le format B1. Type d'enregistrement invalide pour le format P6. Type d'enregistrement invalide pour le format X1. Type d'enregistrement invalide pour le format X3. Registre invalide pour un instruction dbcc/tbcc. Registre invalide pour un post/pré incrémentation. Registre invalide pour l'opération de post décrémentation Registre invalide pour l'opération de pré décrémentation Registre invalide pour l'opération de pré incrémentation Registre invalide pour la simple précision fmpyadd ou fmpysub Registre invalide dans la liste des registres Liste de registres invalide pour ldm/stm Numéro de registre invalide à « %.6s » Spécification de registre invalide. Registre invalide. Registre invalide: « r%d » Registre invalide: r0 et r15 illégaux Mode indexé-échelle invalide, utilisez b, w, d ou q Utilisation simultanée de « f%d » et « f%d » n'est pas permise Registre source invalide pour cette instruction, utiliser « tfr ». Registre source invalide. Registre d'état invalide « %s » Indice invalide (utilisez 1 à %d) Suffixe invalide pour le bassin d'entrées littérales Syntaxe invalide en mode d'adressage externe Syntaxe invalide dans le mode d'adressage relatif en mémoire Syntaxe invalide en mode d'adressage relatif au PC Utilisation invalide de « %c%d » en tant que opérande de sortie Utilisation invalide de « r%d » en tant opérande de mise à jour de base de l'adresse Utilisation invalide de l'opérateur de parallélisation. Valeur de largeur invalide pour %s JALX vers un symbole dans le même mode ISA Instruction de saut/branchement détectée à la fin de l'étiquette ZOL @%s Rebus après « } » : « %s » Rebut à la fin de la ligne, %s. Instruction noyau détectée à la fin de l'étiquette ZOL @%s Noms MCU connus : Options LARCH : l'instruction LDP a besoin d'un opérande 24 bits expression LOC avec pas arrière n'est pas supportée LOC vers une section inconnue ou indéterminée lors de la première passe LR et PC ne devraient pas être tous les deux dans la liste des registres Étiquette "$%d" redéfinie L'étiquette « %s » correspond à un nom de registre du processeur L'étiquette doit être la première dans un paquet Étiquette requise pour .tag Signe plus pas permis au début d'une instruction core Longueur de .comm « %s » est déjà %ld. N'a pas été changé en %d. Longueur de .comm « %s » est déjà %ld. N'a pas été changé pour %ld. Longueur de .lcomm « %s » est déjà %ld. N'a pas été changé à %ld. Longueur de .scomm « %s » est déjà %ld. N'a pas été changé à %ld. Spécification de longueur ignorée. Mode d'adressage 9F utilisé Ligne %d: type de réadressage inconnu: 0x%x. Les numéros de lignes doivent être des entiers positifs Chargements littéraux Les instructions longues ne peuvent pas être combinées. Bits du bas tronqué dans l'opérande flottant immédiat opcode spécifique M340 utilisé lors de l'assemblage pour M210 Options spécifiques MCORE: -{no-}jsri2bsr {dé}sactiver la conversion jsri en bsr (par défaut: no) -{no-}sifilter {dé}sactiver le comportement du filtre de silicon (par défaut: no) -cpu=[210|340] sélectionner le type de CPU -EB assembler pour un système à octets de poids fort (par défaut) -EL assembler pour un système à octets de poids faible l'option MCU requiert un nom la valeur MDRD doit être entre 1 et 8 Appel PIC MIPS à un registre autre que $25 Options MIPS: -EB générer du code pour système à octets de poids fort -EL générer du code pour système à octets de poids faible -g, -g2 ne pas enlever les NOP inutiles ou les branchements de commutation (swap) -G NOMBRE permettre la référence des objets jusqu'à NOMBRE d'octets implicitement avec le registre GP [par défaut 8] Options MN10200: aucune pour l'instant Options assembleur MN10300: aucune pour l'instant pseudo-op MRI de style ORG n'est pas supporté Options MSP430 : -mmcu=<nom-msp430> - sélectionner le type de microcontrôleur -mcpu={430|430x|430xv2} - sélectionner l'architecture du microcontrôleur Options spécifiques de la ligne de commande MT: L'instruction MU ne peut pas être dans le conteneur de droite registre vectoriel MVE ou registre ARM attendu registre vectoriel MVE Q[0..7] attendu registre vectoriel MVE attendu registre vectoriel MVE dans la plage [Q0..Q7] attendu Macro « %s » a déjà été définie L'imbrication des macros est trop profonde Au plus %d bits peuvent être mis dans l'opérande « mask16 » Options en ligne de commande spécifiques MeP: -EB assembler pour un système à poids fort -EL assembler pour un système à poids faible (défaut) -mconfig=<nom> spécifier une configuration de puce à utiliser -maverage -mno-average -mmult -mno-mult -mdiv -mno-div -mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff -mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32 active/désactive les opcodes données Si -mconfig est donné, les autres options -m le modifie. Autrement, si aucune option -m n'est spécifiée, tous les opcodes centraux sont activés; toutes les options -m positives données sont les seules activées; toutes les options -m négatives données sont les seules désactivées; Registre de projection mémoire « %s » hors limite Instructions 16 bits diverses .entry mal positionné. Ignoré. « ( » manquante après la fonction de substitution de symbole « ) » manquante « ) » manquant dans l'expression de symbole de substitution indicée « , » manquante « } » manquante à la fin du fichier « } » manquante : « %s » ) manquante ) manquant dans ra(rb) .EXIT manquant pour un .ENTRY .callinfo manquant .callinfo manquant pour cette procédure .callinfo manquant. .endp manquant après la déclaration .proc précédente .exit manquant .label_state %ld manquant .procend manquant Branchement manquant sur la condition de bit « ] » manquant pour compléter le mode indexé-indirect. « ] » manquant pour fermer l'opérande de registre indirect. Arguments manquants pour l'opcode « %s ». Terminateur de substitution forcée manquant « : » Nom de fonction manquant pour .PROC Nom de fonction manquant pour .PROC (chaîne d'étiquette corrompue) Nom d'étiquette manquant pour .LABEL Nom de macro manquant Crochets pairés manquantes: « %s » Opérande manquant Opérande manquant. qualificateur de paramètre manquant pour « %s » dans la macro « %s » Type de relation de prédicat manquant Second registre manquant pour le mode indexé-indirect. Second registre ou décalage pour le mode indexé-indirect manquant. Argument pour la taille est manquant Nom de symbole manquant dans la directive Valeur manquante pour le paramètre requis « %s » de la macro « %s » Mélange d'adressages normal et étendu n'est pas supporté Mélange des syntaxes de registres avec et sans « $ ». Plus d'un registre AR trouvé dans une référence indirecte Plus d'un déplacement trouvé dans une référence indirecte Plus d'un opérateur de réadressage par insn Options Motorola 68HC11/68HC12/68HCS12: -m68hc11 | -m68hc12 | -m68hcs12 | -mm9s12x | -mm9s12xg spécifier le processeur [par défaut %s] -mshort utiliser l'ABI int de 16 bits (par défaut) -mlong utiliser l'ABI int de 32 bits -mshort-double utiliser l'ABI double de 32 bits -mlong-double utiliser l'ABI double de 64 bits (par défaut) --force-long-branches toujours convertir les branchements relatifs en absolus -S,--short-branches ne pas convertir les branchements relatifs en absolus lorsque le décalage est hors limite --strict-direct-mode ne pas convertir le mode direct en mode étendu lorsque l'instruction ne supporte pas le mode direct --print-insn-syntax afficher la syntaxe de l'instruction en cas d'erreur --print-opcodes afficher la liste des instruction avec la syntaxe --xgate-ramoffset décale les adresses RAM de 0xc000 --generate-example générer un exemple de chaque instruction (utiliser en mode test) Plusieurs directives .cpu rencontrées Des motifs BFD_RELOC_NDS32_PTR_RESOLVED multiples ne sont pas encore supportés ! Support des instructions de multiplications Doit être dans un espace avant de changer ou déclarer des sous-espaces. NOTE : Ces formulations sont dépréciées et seront rejetées par les futures versions de l'assembleur Options NS32K: -m32032 | -m32532 sélectionner la variante d'architecture NS32K --disp-size-default=<1|2|4> les variantes de NaN ne sont pas supportées par cette cible NaNs ne sont pas supportés par cette cible Nom # Modes Min ops Max ops Modes masq. # Utilisé Nan, utilise zéro. A besoin de #1 ou #2 ici registre Neon en double ou quadruple précision attendu registre Neon en quadruple précision attendu Registre Neon en simple ou double précision attendu Procédure imbriquées Aucun !literal!%ld n'a été retrouvé Aucun !tlsgd!%ld n'a été trouvé Aucun !tlsldm!%ld n'a été trouvé Pas de .ENTRY pour ce .EXIT Pas d'addende autorisé dans le réadressage @fptr() Pas de virgule après .pdesc <entryname> N'est pas compilé pour le support de format de fichier objet de %d bits Pas de cadre actif Pas d'instruction trouvée Pas d'instruction ou opcode manquant. Aucun lda !gpdisp!%ld n'a été trouvé Aucun ldah !gpdisp!%ld n'a été trouvé Pas d'opérateur Pas d'opérande de réadressage Pas de telle entrée dans la liste. (registre cpu/mmu) Pas de tel opcode Pas de symbole après .code_address Pas de symbole après .linkage Pas d'opérande de réadressage d'étiquette valable Symbole non absolu: « %s ». Symboles non constant pas permis Symbole non global « %s » ne peut être une weak_definition. Pas une architecture coldfire définie Pas un type de fonction Pas une expression symbolique Pas assez d'opérandes N'est pas dans un espace. N'est pas dans un sous-espace. L'instruction %s n'est pas supportée en mot pour mot. Le nombre d'éléments doit être positif Nombre trop grand Opérande immédiate OPF est hors limite (0-0x1ff) Registre numéroté impair utilisé comme cible d'une instruction à registres multiples Registre impair pas permis ici Le décalage est hors de la plage 15 bits Décalage sur des structures imbriqués est ignoré Décalage hors des limites 16 bits pour movw/movb: %ld Décalage hors limite en 16 bits: %ld Décalage hors des limites 5 bits pour movw/movb: %ld Décalage hors limite en 5 bits pour movw/movb: %ld. Décalage hors des limites 9 bits pour movw/movb: %ld Une de ces instructions ne peut pas être exécutée en parallèle Seuls des offsets constants sont supportés Seules les allocations à taille constante sont supportées Un seul pseudo opérateur .compiler par fichier ! Un seul pseudo opérateur .copyright par fichier ! Un seul pseudo opérateur .version par fichier ! Seulement une comparaison conditionnelle est permise Seulement un débordement conditionnel est permis Seul le premier chemin où le conflit est rencontré est rapporté Opcode %s pas disponible dans ce mode Opcode « %s » n'est pas reconnu. Opcode « %s » avec ces types d'opérandes ne sont pas disponibles en mode %s Opcode « %s » avec ces types d'opérandes n'est pas disponible en mode H8/300 Opcode « %s » avec ces types d'opérandes n'est pas disponible en mode H8/300H Opcode « %s » avec ces types d'opérandes n'est pas disponible en mode H8/300S Opcode(%d.%s): Opérande « %s » est hors limite (utilisez 1 ou 2) L'opérande %d de .%s doit être une constante L'opérande %d de .%s doit être un registre préservé L'opérande %d de .%s doit être un registre avec accès en écriture L'opérande %u de « %s » devrait être %s Opérande « %s » est hors limite (%d <= x <= %d) Opérande « %x » n'est pas reconnu dans fixup16. Opérande « %x » n'est pas reconnu dans le fixup8. L'opérande a un déplacement impair (arg %d) L'opérande n'est pas une constante. « %s » Opérandes ne concordent pas L'opérande de .vframe contredit le .prologue Opérande hors limite en 16 bits: « %ld ». Opérande hors limite en 16 bits: « %lld ». Opérande hors limite en 8 bits: « %ld ». Opérande hors limite en 8 bits: « %lld ». Opérande hors limite (arg %d) Opérande hors limite pour un branchement relatif: « %ld » Opérande hors limite, %s. L'opérande de .copy_state doit être une constante L'opérande de .label_state doit être une constante L'opérande de .save.f doit être une constante positive de 20 bits L'opérande de .spill doit être une constante L'opérande de .vframesp doit être une constante (offset relatif à sp) La valeur de l'opérande n'est pas dans les 64 ko supérieurs (arg %d) Les opérandes de .save.gf ne peuvent pas être tous les deux à zéro L'opérateur peut uniquement être appliqué à des symboles. Option -b est dépréciée, veuillez utiliser -mbig Option -p est dépréciée, veuillez utiliser -mmemparm Option -r est dépréciée, veuillez utiliser -mregparm Option -s est dépréciée, veuillez utiliser -msmall L'option « %s » n'est pas reconnue. Options: -a[sous-option...] activer l'affichage Sous-options [par défaut hls]: c omettre les faux conditionnels d omettre les directives de débug g inclure les informations générales h inclure les sources de haut niveau i inclure ginsn et les infos CFI synthétisées l inclure l'assembleur m inclure l'expansion de macros n omettre le traitement des formulaires (forms) s inclure les symboles =FICHIER les lister dans le FICHIER (doit être la dernière sous-option) La gestion des offsets .word hors limite n'est pas implémentée pour .arch common_v10_v32 Débordement dans l'expression, tronquée à 16 bits Débordement dans l'expression, tronquée à 8 bits Écrasement de Tag_ARC_ABI_rf16 défini explicitement avec le registre fichier complet Écrasement de Tag_ARC_CPU_base défini explicitement PC pas permis dans la liste des registres la partie PC de l'opérande est imprévisible Branchement relatif au PC vers le label %s qui n'est pas dans l'espace des instructions réadressage relatif au PC pas permis pour le type (interne) %d PC utilisé comme argument de RPT PC, CT, TR et TT sont traités comme si ils étaient une unité unique mais les opérandes doivent être dans des unités différentes adresse relative au PC hors limite accès relatif au PC vers une adresse mal alignée (%lx) accès relatif au PC en utilisant un décalage mal aligné (%lx) accès relatif au PC en utilisant un symbole mal alignée (%lx) offset relatif au PC n'est pas aligné sur 4 octets saut relatif au PC hors limite référence relative au PC vers une section différente réadressage relatif au PC doit être résolu de manière triviale Débordement du décalage du code PIC (max 16 bits signés) Débordement du décalage du code PIC (max 32 bits signés) la taille de réadressage PIC ne concorde pas avec la taille de l'opérande Options PJ: -little générer du code pour système à octets de poids faible -big générer du code pour système à octets de poids fort Options PRU: -mlink-relax générer des réadressage pour la relaxation de l'éditeur de liens (défaut). -mno-link-relax ne pas générer de réadressage pour la relaxation de l'éditeur de liens. Un opcode parallèle ne peut pas contenir plus de deux instructions Le paramètre nommé « %s » n'existe pas pour la macro « %s » Paramètres de sous-espaces existants ne peuvent être modifiés L'analyse a échoué. Extension de performance Extension de performance 2 Peut-être avez-vous mal orthographié %%tpoff() ? SVP rapporter cette anomalie. Veuillez utiliser --help pour connaître les options pour cet assembleur. Valeur par défaut inutile pour le paramètre requis « %s » dans la macro « %s » Utilisation inutile de p0 comme premier opérande de .%s Utilisation inutile de zéro premier opérande de .prologue Mode post-décrément n'est pas valide pour 68HC11. Mode post-incrément n'est pas valide pour 68HC11. Options PowerPC: Mode pré-incrément n'est pas valide pour 68HC11 Registre de prédicat attendu Prédicat source et cible requis Fin prématurée du suffixe -- Utilise d par défaut .save précédent incomplet Les variantes de processeur sont: Registre interdit utilisé pour un registre réduit, %s Pseudo-registre attendu Le pseudocode a déjà utilisé %s Pseudo-directive .file est valide seulement lors de la génération ELF Pseudo-directive .loc est valide seulement lors de la génération ELF l'extension 64 bits QUICKRoT n'est pas applicable à cette instruction l'extension QUICKRoT requiert 4 registres Prédicat qualifiant attendu Le registre RA est sauvegardé deux fois. RD RD, (RI,#offs5) RD,RS le préfixe REX est invalide avec « %s » RI, #imm4 Options RISC-V: -fpic ou -fPIC générer du code indépendant de la position -fno-pic ne pas générer du code indépendant de la position (défaut) -march=ISA définir l'architecture RISC-V -misa-spec=ISAspec définir la spécification de l'ISA RISC-V (2.2, 20190608, 20191213) -mpriv-spec=PRIVspec définir la spécification de privilège RISC-V (1.10, 1.11, 1.12) -mabi=ABI définir l'ABI RISC-V -mrelax activer la relaxation (défaut) -mno-relax désactiver la relaxation -march-attr générer l'attribut arch RISC-V -mno-arch-attr ne pas générer l'attribut arch RISC-V -mcsr-check activer l'ISA csr et les vérifications de la version de spécification des privilèges -mno-csr-check déactiver l'ISA csr et les vérifications de la version de spécification des privilèges (défaut) -mbig-endian assembler pour gros boutiste -mlittle-endian assembler pour petit boutiste le réadressage R_TLSML ne cible pas une entrée TOC nommée « _$TLSML » : %s Radical « %s » non supporté ou invalide Rd et Rm devraient être différents dans mla Rd et Rm devraient être différents dans mul Option de configuration de Registre Réduit (GRP16) Opérateurs de suffixe « # » redondant Registre invalide pour H8/300 Le registre doit être R0--R7 Le registre doit être Rn Le registre doit être un registre d'adresse Le registre doit être un registre paire entre r0-r10. Le registre doit être ivtp ou tvtp Le registre doit être r0-r14 sauf r13 ou APSR_nzcv. Nom de registre %s est en conflit avec un symbole du même nom Nom de registre attendu Numéro de registre (R%ld) doit être paire pour un accès en mot double. Le numéro de registre doit être PAIR Numéro de registre hors de la gamme 0..%u Symbole du registre %s est déjà défini. Annotation de valeur de registre ignorée Le registre ne peut pas être utilisé comme préfixe d'une expression indexée [%s] Le registre ne peut pas être utilisé dans une expression absolue [%s] Le registre ne peut pas être utilisé dans une expression immédiate [%s] La relaxe ne devrait jamais se produire Relaxations vers des branchements longs ne sont pas implémentés pour .arch common_v10_v32 Réadressage %d n'est pas supporté dans le format du fichier objet Valeurs relocalisables requièrent au moins un MOT de stockage Réadressage %d n'est pas supporté par le format du fichier objet. Réadressage %s n'est pas sûr pour %s Réadressage par une constante Réadressage par une constante. Le réadressage ne tient pas dans l'espace (valeur de réadressage = 0x%lx). Réadressage uniquement supporté en mode FDPIC Rapporter toutes anomalies à %s Mot réservé « %s » utilisé comme paramètre dans la macro « %s » Rn ne peut pas recouvrir d'autres opérandes L'index du registre rotatif doit être une constante non négative registre de coprocesseur S+core attendu registre S+core attendu Registre spécial S+core attendu Options S390 : -m31 générer un format de fichier 31 bits (taille des mots de 31/32 bits) -m64 générer un format de fichier 64 bits (taille des mots de 64 bits) -mesa assembler pour Enterprise System Architecture/390 -mzarch assembler pour z/Architecture -march=<processeur> assembler pour le processeur <processeur> -mregnames autoriser les noms symboliques pour les registres -mno-regnames ne pas autoriser les noms symboliques pour les registres -mwarn-areg-zero avertir à propos du registre de base/index zéro -mwarn-regtype-mismatch=strict avertir à propos des incohérences du type de nom de registre -mwarn-regtype-mismatch=relaxed avertir à propos des incohérences du type de nom de registre, mais autoriser FPR et VR à être échangés -mno-warn-regtype-mismatch ne pas avertir à propos des incohérences du type de nom de registre SCFI ignore la plupart des directives CFI spécifiées par l'utilisateur SCFI n'est pas supporté pour cette ABI SCFI: Peut-être une mauvaise propagation CFI SCFI: Donnée d'opcode DWARF CFI invalide SCFI: restauration de registre asymétrique SCFI: le passage arrière a échoué pour la fonction « %s » SCFI: mauvais ginsn pour func « %s » SCFI: le passage avant a échoué pour la fonction « %s » SCFI: les instructions faites maison ne sont pas supportées SCFI: marqueur précédent SCFI endproc manquant SCFI: pas supporté pour cette cible SCFI: motif de manipulation de pile non supporté SCFI: l'utilisation de REG_FP comme brouillon n'est pas supporté valeur de décalage SFrame non supportée Options SH: --little générer du code pour un système à octets de poids faible --big générer du code pour un système à octets de poids fort --relax altérer les instructions jump pour de long déplacements --renesas désactiver l'optimisation des symboles de section pour la compatibilité avec l'assembleur Renesas --small aligner les sections sur des frontières de 4 octets, pas 16 --dsp activer sh-dsp insns et désactiver les virgules flottantes ISA. --allow-reg-prefix autoriser « $ » comme préfixe du nom de registre. --isa=[any utiliser l'isa la plus appropriée | dsp identique à « -dsp » | fp SHF_ALLOC n'est pas défini pour la section GNU_MBIND: %s SMC n'est pas permis sur cette architecture SP et PC pas permis dans la directive .unwind_movsp SP pas permis dans la liste des registres Options SPARC: Options SPU: --apuasm émuler le comportement de apuasm le registre de base SRS doit être r13 instruction SSE « %s » est utilisée SVC pas permis sur cette architecture TABLE DE SYMBOLE non implémentée S^# doit être uniquement accessible en lecture seule S^# a besoin d'une expression Même registre src/dest est utilisé (« r%d »), le résultat est indéfini Même registre src/dest est utilisé (« r%d »), le résultat est indéfini Mode d'adressage indexé-échelle combiné avec un index-échelle Le second opérande de .save contredit le .prologue Le second opérande de .%s n'est pas une constante Le second opérande de .prologue doit être un registre général Le second opérande de .prologue doit être le premier des %d registres généraux Le second opérande de .restore doit être une constante >= 0 Le second opérande de .save n'est pas un registre valide Le second opérande de .save.b doit être un registre général Le second opérande de .save.b doit être le premier des %d registres généraux Le second opérande de .save.g doit être un registre général Le second opérande de .save.g doit être le premier des %d registres généraux Le second opérande de .save.gf doit être une constante non négative de 20 bits Le second opérande de .unwabi doit être une constante Commutation de section dans le code n'est pas supporté. Erreur de sémantique. Ce type d'opérande ne peut être relocalisé, il doit être une constante résolue au moment de l'assemblage Valeur de décalage > 32. Utilise <valeur %% 32> Valeur de décalage plus grande que 32. Utilise <valeur %% 32> La valeur de décalage devrait être dans la plage [0,31] Branchements courts, non définis, SVC, LDM/STM Débordement de littéral « short » (%ld.), mode immédiat assumé. Valeur immédiate signée %ld est trop grande La taille du cadre dépasse le maximum de 96 registres La taille des registres de rotation dépasse la taille du cadre Quelque chose a oublié de faire le ménage Les registres source et destination ne devraient pas être égaux Le registre source pour %s n'est pas plus grand que le registre de destination Les registres sources doivent être dans la même unité Fausse « , » ou mode erroné d'adressage indirect par registre. Opérandes parasites; (%d opérandes/instructions au maximum) « # » seul est illégal Extension de chaîne Symboles de substitution doivent commencer par une lettre Sous-type %d n'est pas reconnu. Sunplus-v2-0-0-20060510 Support pour l'arithmétique à 64 bits n'est pas compilé. Valeurs des ARCH supportées sont: Échange l'ordre des instructions Symbole %s utilisé comme opérande immédiat en mode PIC. Symbole « %s » n'a pu être créé. Symbole « %s» ne peut être à la fois « weak » et « common » Symbole attendu Symbole manquant Symbole manquant pour .set/.equ Symbole utilisé comme immédiat pour une instruction mbar Symbole utilisé comme immédiat pour une instruction de décalage Symbole utilisé comme valeur de décalage immédiate pour l'instruction de champs de bits Symbole utilisé comme valeur immédiate pour les instructions msrset/msrclr Symbole utilisé comme valeur de largeur immédiate pour l'instruction de champs de bits Erreur de syntaxe dans le mode indexé-échelle, utilisez [Rn:m] où n=[0..7] m={b,w,d,q} réadressage TLS par une constante réadressage TLS pas permis dans un paquet FLIX la taille de réadressage TLS ne concorde pas avec la taille de l'opérande les réadressages TLS_*_S9 ne sont pas encore supportés Options TMS320C6000: la taille de la section TOC excède 64k TRACE DE JETON non implémentée L'étiquette doit venir avant le prédicat qualifiant. Nom d'étiquette attendu Les étiquettes sur les pseudo-op unwind ne sont pas encore supportées Le processeur cible ne supporte pas cette instruction Le pseudo-op « %s » n'est pas implémenté L'opérande %s ne correspond pas Le pseudo-op .BTEQU n'est pas implémenté. Le pseudo-op .DEFINE n'est pas implémenté Le pseudo-op .ENTER n'est pas supporté Le pseudo-op .LEAVE n'est pas supporté Le pseudo-op .MACRO n'est pas implémenté Le format de fichier 64 bits est utilisé sans les instructions z/Architecture. Les registres destination et source sont identiques Les options assembleur spécifiques à ARC ci-dessous sont dépréciées et sont acceptées uniquement pour compatibilité: Les fichiers d'entrée « %s » et de sortie « %s » sont les mêmes L'option « --no-allow-flix » interdit le flix multi-slot. L'identificateur de trappe doit être une constante. Cette architecture ne supporte pas les instructions atomiques Cette architecture ne supporte pas le mmu Cet assembleur ne supporte pas la génération %ld du processeur Cet assembleur a été configuré pour la cible « %s » et le type de processeur par défaut « %s ». Cet assembleur a été configuré pour la cible « %s ». L'accès à ce registre de coprocesseur est déprécié avec ARMv8 Cette instruction peut être imprévisible si elle est exécutée sur un cœur M-profile avec les interruptions activées. Voici la position de l'usage conflictuel Cette étiquette ne devrait pas être avec un terme. Cet opérateur produit uniquement des valeurs sur deux octets. Ce logiciel est libre; vous pouvez le redistribuer selon les termes de la version 3 de la licence GNU General Public License ou suivante. Ce programme n'est couvert par AUCUNE garantie. Thumb ne supporte pas NOP avec des indices Thumb ne supporte pas l'exécution conditionnelle Thumb ne supporte pas l'indexation négative du registre Thumb ne supporte pas l'indexation du registre avec réécriture Thumb ne supporte pas la post-indexation du registre Thumb ne supporte pas la forme de cette instruction avec 2 arguments Thumb ne supporte pas ce mode d'adressage encodage Thumb ne supporte pas un immédiat ici l'encodage Thumb ne supporte pas les rotations Load/store multiples de Thumb ne supportent pas {reglist} Thumb supporte uniquement LSL dans l'indexation décalée du registre MUL sur Thumb-2 ne doit pas activer de fanion Instruction Thumb 2 seulement valide dans la syntaxe unifiée branchement Thumb2 hors limite Trop peu d'opérandes pour « %s ». Trop d'arguments. « %s » Trop d'instructions pour le paquet. Trop d'opérandes Trop d'opérandes passés à l'instruction Trop d'opérandes passés en revue Trop d'opérandes: %s Trop de registres dépilés Identificateur de la trappe « %ld » est hors limite. Identificateur de la trappe « %lld » est hors limite. Identificateur de la trappe doit être entre [0x30..0x39] ou [0x40..0xff]. Traite « %-*s » comme un symbole. Essayé la directive .set pour le mode non reconnu « %s » On a essayé de convertir le branchement relatif au PC en saut absolu Deux instruction IU ne peuvent pas être exécutées en parallèle Deux instructions MU ne peuvent pas être exécutées en parallèle. Deux instructions dans le même paquet écrivent dans le registre %s ce qui n'est pas permis. Le type n'est pas permis pour cette instruction incapable d'allouer de la mémoire pour de nouvelles instructions Incapable de déterminer le processeur cible par défaut à partir de la chaîne: %s Impossible de trouver le réadressage %s pour l'instruction %s Incapable de générer du code conforme « %s » sans mthc1 Incapable de mélanger les instructions tel que spécifié Impossible d'analyser la base TLS: %s Incapable de traiter le réadressage pour les opcodes thumb: %lx Incapable de produire un réadressage vers le symboles « %s » Impossible d'utiliser le réadressage @pcl pour l'insn %s Impossible d'utiliser le réadressage @plt pour l'insn %s Opérande non aligné. Il doit être aligné sur 16 bits Opérande non aligné. Il doit être aligné sur 32 bits L'opérateur unaire %c est ignoré en raison d'opérandes erronés qui le suive Parenthèses non pairées dans l'opérande %s. Parenthèses non pairées dans l'opérande %d Argument .EXPORT/.IMPORT non défini (ignoré): %s Constante absolue indéfinie: « %s ». Registre indéfini: « %s ». Espace indéfini: « %s » Numéro d'espace assumé = 0. Symbole de substitution indéfini « %s » Conversion inattendu de branchement avec « %x » Caractère « %c » inattendu après l'opérande %d de %s. Référence inattendue à un symbole dans une section qui n'est pas du code Dépendance non traitée %s pour %s (%s), noter %d Type de réadressage non traité Registre « %s » spécifié n'est pas implémenté Opérande .syntax inconnu Identificateur de CPU inconnu « %s » Instruction TMS320C30 inconnue: %s Cpu inconnu -mcpu=%s Exception inconnue: « %s » Exception inconnue Mode d'adressage indirect inconnu Instruction inconnue « %s » Instruction inconnue « %s » Opcode « %.*s » inconnu. Opcode inconnu « %s » Opcode « %s » inconnu. Opcode inconnu: « %s » Opérateur inconnu Registre processeur (32 bits) inconnu: « %d » Registre processeur inconnu: « %d » Option psr inconnue « %s » Numéro de registre inconnu rencontré : %d Paire de registres inconnue - mode d'indexation relatif: « %d » Paire de registres inconnue: « %d » Registre inconnu: « %d ». Réadressage inconnu dans md_apply_fix: %s Réadressage inconnu rencontré dans md_apply_fix. Opérande de réadressage inconnu: !%s Opérande de réadressage inconnu: @%s Type de segment inconnu Taille inconnue des registres en virgule flottante Type inconnu Type %c inconnu Champ de visibilité inconnu dans .comm Champ de visibilité inconnu dans .extern Champ de visibilité inconnu dans .global Champ de visibilité inconnu dans .weak Réadressage haut sans correspondant Réadressage high/shigh non pairé Nom d'errata de CPU non reconnu commençant ici: %s Option non reconnue: -hidden Argument .LEVEL non reconnu Argument .type non reconnu Code de condition non reconnu « %s » Spécificateur de dépendance non reconnu %d Type de champ non reconnu « %c » Format d'adresse indirecte « %s » non reconnu Instruction « %s » non reconnue Format de opcode non reconnu: « %s » Opcode non reconnu, %s. Opcode non reconnu: « %s » Liste d'opérandes « %s » non reconnue pour l'instruction « %s » Opérande/registre non reconnu, %s. Option non reconnue « -x%s » Option non reconnue après -K Constante décimale non reconnue ou non supportée Instruction parallèle « %s » non reconnue Instruction parallèle non reconnue « %s » Combinaison non reconnue d'instructions parallèles « %s || %s » Type de relation de prédicat non reconnu Section non reconnue « %s » Bit d'état « %s » non reconnu Étiquette struct/union non reconnue « %s » Fonction de substitution de symbole non reconnue Spécificateur de taille de vecteur non reconnu Spécificateur de taille de vecteur ignoré Version non reconnue « %s » Valeur immédiate non signée %ld est trop grande Diffusion non supporté : « %s » Taille du correctif %d non supportée Extension du jeu d'instruction non supportée: %s Opération non supportée sur le réadressage Génération %d du processeur n'est pas supportée Taille de réadressage %d non supportée Utilisation non supporté de %s Utilisation non supporté de .gpword Utilisation non supportée de sp Chaîne non terminée après l'expression absolue directive unwind n'est pas suivie d'une instruction. Usage: %s [option...] [fichier-assembleur...] Utilisation de .def/.ref est dépréciée. Utilisez .global à la place L'utilisation de PC ici est IMPRÉVISIBLE L'utilisation de PC ici est dépréciée Utilisation d'une instruction de chaîne RX détectée dans un fichier assemblé sans le support des instructions chaînes Utilisation de p0 n'est pas valide dans ce contexte L'utilisation de r%u en tant que registre source est dépréciée quand r%u est le registre destination Utiliser la directive .mmregs pour des noms de registres mappant la mémoire tel que « %s » Utilisation de $at sans ".set noat" Les instruction FPU utilisées requièrent l'activation de l'extension FPU A utilisé plus que les 48 registres rotatifs disponibles A utilisé plus que les 96 registres rotatifs disponibles A utilisé plus que les %d registres rotatifs déclarés Utilise ENTRY plutôt que CODE dans la directive d'exportation pour %s L'utilisation d'une constante comme second opérande de .prologue est dépréciée Usage de l'ancien style %%hi(expr), veuillez utiliser le style PPC expr@h. Usage de l'ancien style %%lo(expr), veuillez utiliser le style PPC expr@l. Utilisation du registre temporaire (r1) Utilisation du registre temporaire (r1) Options VAX: -d LONGUEUR ignoré -J ignoré -S ignoré -t FICHIER ignoré -T ignoré -V ignoré les registres VFP doivent être adjacents registre VFP en simple ou double précision attendu registre VFP en simple précision attendu registre VFP en simple précision ou VPR attendu registre VFP en simple ou double précision ou registre vectoriel MVE attendu registre VFP en simple, double ou Neon en quadruple précision attendu registre système VFP attendu registre VFP/Neon en double précision attendu registre VFP/Neon en double précision ou VPR attendu VLIW violation de la contrainte d'empaquetage VLIW empaquetage utilisé pour -mno-pack Options VMS: -+ encoder (sans tronquer) les noms plus longs que 64 caractères -H afficher les nouveaux symboles après une troncation du hachage -replace/-noreplace activer ou non l'optimisation des appels de procédure VPR attendu en dernier VSIB pas disponible avec l'encodage historique Valeurs %d et %d hors limite Valeur %d n'entre pas dans un champ de %d bits signé Valeur %d n'entre pas dans un champ de %d bits non signé Valeur %ld pas alignée par 2 pour un branchement relatif au PC sur 10 bits. Valeur %ld pas alignée par 2 pour un branchement relatif au PC sur 9 bits. Valeur %ld trop grande pour un branchement de 10 bits relatif au PC Valeur %ld trop grande pour un branchement de 8 bits relatif au PC Valeur %ld trop grande pour un branchement de 9 bits relatif au PC Valeur de ENTRY_FR doit être dans la plage 12..21 Valeur de ENTRY_GR doit être dans la plage 3..18 Valeur de ENTRY_SR doit être 3 La valeur du paramètre « %s » de la macro « %s » a déjà été spécifiée Valeur n'est pas dans les bornes de 16 bits: %ld Valeur n'est pas dans les bornes signées de 16 bits: %ld Valeur n'est pas dans les bornes non signées de 4 bits: %ld Valeur n'est pas dans les bornes non signées de 5 bits: %ld Valeur n'est pas dans les bornes de 6 bits: %ld Valeur n'est pas dans les bornes non signées de 6 bits: %ld Valeur n'est pas dans les bornes de 8 bits: %ld Valeur n'est pas dans les bornes signées de 8 bits: %ld Valeur hors des limites 16 bits. Valeur hors des limites 3 bits. Valeur hors des limites 4 bits. Valeur hors des limites 5 bits. Valeur tronquée à 62 bits La variable est atteinte via une ancre en lecture seule de petites données, mais elle n'est pas dans une section en lecture seule de petites données La variable est atteinte via une ancre en lecture/écriture de petites données, mais elle n'est pas dans une section en lecture/écriture de petites données Option appliquée à une instruction très courte, càd vous ne pouvez le faire sur une chaîne NULL Avertissement: Attention: une taille d'élément de 32 bits et les mêmes opérandes source et destination rendent l'instruction IMPRÉVISIBLE Attention: une taille d'élément de 32 bits et les mêmes premier et troisième opérandes rendent l'instruction IMPRÉVISIBLE Attention: une taille d'élément de 64 bits et les mêmes opérandes destination et source rendent l'instruction IMPRÉVISIBLE Attention: condition hors d'un bloc IT pour Thumb. Attention: registre en double (r%d) dans la liste des registres Attention: l'instruction est IMPRÉVISIBLE dans un bloc VPT Attention: l'instruction est IMPRÉVISIBLE dans un bloc IT Attention: l'instruction est IMPRÉVISIBLE avec l'opérande PC Attention: l'instruction est IMPRÉVISIBLE avec l'opérande SP Attention: erreur interne: on a oublié de fixer endndx de %s Attention: la liste de registres n'est pas en ordre croissant Attention: gamme de registres n'est pas en ordre croissant La valeur de largeur + la valeur de décalage doivent être plus grande que 32 La valeur de largeur doit être inférieure à 32 Écritures dans le registre « %s » pas permises. Déplacement erroné %d Nombre d'opérandes d'entrée erroné Nombre erroné d'opérandes Nombre d'opérandes de sortie erroné Nombre erroné d'opérandes dans le défaut, vérifiez ns32k-opcodes.h Mauvais registre dans la liste des registres en virgule flottante Mauvais registre en mode registre indirect. Taille erronée du registre de pointeur pour l'architecture registre accumulateur XScale invalide l'option Xtensa des littéraux absolus n'est pas supportée; ignorée les masques de tuiles ZA n'opèrent pas à la granularité .Q numéro de tuile ZA hors limite registre ZR attendu [-mwarn-syms]: L'affectation fait correspondre un symbole à une instruction ARM: %s étiquettes [0-9]H ne peuvent être mélangées avec des dot-pseudos étiquettes [0-9]H ne peuvent apparaître seuls sur une ligne indexation du [PC] est bannie []index identique à ()+registre: imprévisible []index identique à -()registre: imprévisible [ieee|alternative] définir l'encodage pour les nombres en virgule flottante en semi-précision à IEEE ou au format alternatif Arm. [no-]generics est déprécié; utilisez plutôt [no-]transform [no-]relax est déprécié; utilisez plutôt [no-]transform « %s %d » après « %s %d » dans %s:%u « %s %d » mais pas encore de fragment ouvert « %s%c » n'est pas supporté en mode 64 bits « %s%c » est uniquement supporté en mode 64 bits « %s%s » ne peut être utilisé comme masque d'écriture « %s%s » ne peut pas être utilisé ici « %s%s» n'est pas permis avec « %s%c » « %s » Combinaison de registres de comptage illégale. « %s » Utilisation de registre illégale. « %s » Utilisation illégale des registres. les définitions de « %s » et « %s » ne peuvent pas être supprimées dans « %s » – « %s » « %s » ne peut être rendu équivalent au symbole commun « %s » ne peut supprimer la définition de « %s » dans « %s » – « %s » {section %s} ne peut supprimer la définition de « %s » dans « %s » {section %s} – « %s » « %s » ne peut être liée par version au symbole commun « %s » « %s » ne peut pas aller dans %s du modèle %s « %s » ne peu pas être transformé en prédicat « %s » ne peut pas être utilisé ici « %s » ne peut pas être utilisé avec « %s » « %s » n'entre pas dans le modèle %s « %s » n'entre pas dans le paquet « %s » ne supporte pas le NaN historique « %s » a un résultat indéfini « %s » est invalide pour un petit boutiste « %s » est déjà l'alias de %s « %s » « %s » est déprécié, utilisez « %s » « %s » n'est pas une expression %s valide « %s » n'est pas un qualificateur de paramètre valable pour « %s » dans la macro « %s » « %s » n'est pas supporté en mode 64 bits « %s » n'est pas supporté sur « %s%s » « %s » n'est pas supporté sur « %s » « %s » n'est pas valable ici (attendu « %c%s%s%c ») « %s » est uniquement supporté en mode 64 bits « %s » doit être le dernier dans le paquet « %s » doit être le dernier dans le groupe d'instructions « %s » opérande %u doit utiliser le segment « %ses » « %s » devrait être un opérande de ce .endp « %s » symbole sans fonction qui la précède « %s » a déjà été défini « %s » a déjà été utilisé comme nom de paramètre (ou tout autre locale) « %s » n'a pas été défini à l'intérieur d'une procédure « %s » n'a pas été spécifié avec le .proc précédent « %s » : l'opérande RC/SAE doit suivre les opérandes immédiats « %s » : « %s » mal placé « %s » : « {%s} » mal placé « %s » change les fanions qui peuvent affecter le comportement du contrôle de flux « %s » passe outre -malign-branch-boundary sur « %s » « %s » passe outre -mlfence-before-indirect-branch sur « %s » « %s » passe outre -mlfence-before-ret sur « %s » opérateur de numéro de série « & » n'est pas supporté « ) » requis « , » requis arguments « .noopt » ignorés « \ » à la fin de la ligne/instruction ; ignoré « af » doit apparaître seul « fp=32 » utilisé avec une ABI de 64 bits « fp=32 » utilisé avec un processeur MIPS R6 « fp=64 » utilisé avec une ABI de 32 bits « fp=64 » utilisé avec un fpu de 32 bits « fp=xx » ne peut être utilisé avec « singlefloat » « fp=xx » utilisé avec un processeur sans les instructions ldc1/sdc1 « gp=32 » utilisé avec une ABI de 64 bits « gp=64 » utilisé avec une ABI de 32 bits « gp=64 » utilisé avec un processeur de 32 bits « nooddspreg » ne peut pas être utilisé avec une ABI de 64 bits « noreorder » doit être initialisé avant « nomacro » un grand nombre avec soulignés ne peut avoir plus de 8 chiffres hexadécimaux dans n'importe quel mot un grand nombre avec soulignés doit avoir exactement 4 mots un registre de destination doit être fournis un %s différent a déjà été spécifié, est maintenant %s un registre n'a pas d'adresse un réadressage de cet opérande implique un débordement une chaîne doit suivre le pseudo-op .base64 registre d'accès accéder au registre système MVE sans MVE est IMPRÉVISIBLE l'accumulateur n'est pas une destination valable addende utilisé sans $DSBT_INDEX le calcul d'adresse a besoin d'un symbole proche fortement défini offset de l'adresse doit être aligné sur un demi mot offset de l'adresse doit être aligné sur un mot l'écrasement de l'adresse n'est pas permis avec « %s » l'adresse interdit # l'adresse interdit () l'adresse interdit ()+ l'adresse interdit -() l'adresse interdit @ l'adresse interdit [] adresse interdit un spécificateur de longueur de déplacement adresse interdit l'utilisation de registre adresse trop grande pour la table de vecteur jmp/jsr les unités d'adresse doivent être parmi %s mode d'adressage non supporté alias = %s valeur d'alignement non reconnue, utilisation de la taille alignment n'est pas un nombre positif alignment n'est pas une puissance de 2 l'alignement doit être une constante alignement négatif, 0 utilisé alignement négatif; 0 assumé alignment n'est pas une puissance de 2 le remplissage pour alignement (%lu octet) n'est pas un multiple de %ld le remplissage pour alignement (%lu octets) n'est pas un multiple de %ld alignement trop grand, %d utilisé alignement trop grand: %u assumé alignement trop grand; %d assumé alignements plus grand que %d octets ne sont pas supportés dans les sections .text tous les registres tmm doivent être distincts instruction déjà assemblée diffusion ambigüe pour « %s », utilisation de la forme sur %u bits combinaison de fanions ambiguë - directive « .profiler » ignorée. taille d'opérande ambiguë taille d'opérande ambiguë pour « %s » un .indirect_symbol doit être dans un pointeur de symbole ou une section ébauchée. l'extension d'architecture « %s » n'est pas permise pour l'architecture de base actuelle les extensions d'architecture doivent être spécifiées dans l'ordre alphabétique architecture « %s » n'est pas reconnue architecture bousculé de « %s » à « %s » sur « %s » les attributs d'architecture elf doivent apparaître avant toute instruction fonctionalités d'architecture à la fois activées et désactivées variante d'architecture invalide assembler en code Thumb assembler pour un processeur à octets de poids fort assembler pour un processeur à octets de poids faible assembler pour un système à octets de poids fort assembler pour un système à octets de poids faible assembleur 0x%08x, attendu %s l'état d'assemblage n'est pas mis pour le premier fragment de la section %s affectation attendue suppose %s sur le symbole assume que tous les membres du groupe « %s » sont COMDAT au plus %d opérandes de déplacement sont permis au plus %d opérandes immédiats sont permis les insns d'opérations de mémoire atomiques requièrent rd != rj && rd != rk quand rd n'est pas r0 attachement de l'en-tête de copyright %s: %s attachement de l'en-tête de version %s: %s tentative d'utiliser .org/.space/.nops vers l'arrière ? (%ld) tentative de marche arrière avec .space/.bes ? (%ld) tentative d'ajouter un indirect_symbol à une ébauche ou une section de référence avec un élément de taille nulle à %s tentative d'allouer des données dans une section absolue tentative d'allouer des données dans une section commune tentative de remplir une section absolue avec une valeur non nulle tentative de remplir la section « %s » avec une valeur non nulle tentative pour obtenir la valeur du symbole non résolu « %s » tentative de déplacement de .org vers l'arrière tentative de redéfinir le symbole « %s » tentative de recréer une entrée unwind tentative de redéfinir « %s » avec une longueur différente tentative de redéfinition du pseudo-op « %s » ignorée tentative de redéfinition de symbole tentative de redéfinition de l'alias typé tentative de stocker un nombre décimal dans une section absolue tentative de stocker un nombre décimal dans la section « %s » tentative de stocker une chaîne non vide dans la section « %s » tentative de stocker une valeur non nulle dans la section « %s » tentative de stockage d'une valeur dans une section absolue tentative d'utiliser une instruction ARM sur un processeur ne supportant que Thumb -- « %s » référence arrière vers une étiquette inconnue « %d: » segment .common erroné %s directive .fmask erronée directive .frame erronée format .longcall erroné directive .mask erronée directive .mask/.fmask erronée directive .nan erronée format .relax erroné segment .reserve erroné -- segment BSS attendu directive .section erronée: nécessite a,e,v,w,x,M,S,G,T dans la chaîne Directive .section erronée: nécessite a,l,w,x,M,S,G,T dans la chaîne directive .section erronée: nécessite a,o,s,w,x,M,S,G,T dans la chaîne mauvaise directive .section: nécessite a,s,w,x,M,S,G,T dans la chaîne directive .section erronée: nécessite a,v,w,x,M,S dans la chaîne Directive .section erronée: nécessite a,w,x,M,S,G,T dans la chaîne format .uses erroné directive .weakext erronée information de débug COFF erronée mauvais alignement mauvais argument pour la directive %s_check. mauvais argument pour la directive de syntaxe. mauvais argument « %s » ou « %s » dans la directive %s arguments erronés pour l'instruction registre de base erroné: doit être r0 mauvais bitmask spécifié après APSR appel erroné de MD_ATOF() appel erroné à md_atof mauvais opérandes de sortie pmuls combinés identificateur de co-processeur erroné defsym erroné; format est --defsym nom=valeur mauvais type d'élément pour l'instruction mauvais caractère d'échappement dans la chaîne expression erronée syntaxe de l'expression erronée mauvais opérande constant fli, les constantes supportées doivent être sous la forme de littéral en virgule flottante décimale ou hexadécimale littéral de virgule flottante erroné: %s constante en virgule flottante erronée: débordement de l'exposant constante erronée en virgule flottante; code d'erreur inconnu=%d mauvais format pour ifc ou ifnc format erroné de OPT NEST=profondeur mauvaise fragmentation à %p: correction %ld adresse %ld %ld mauvaise unité fonctionnelle pour l'opérande %u de « %.*s » valeur immédiate erronée pour un offset 8 bits (%ld) valeur immédiate erronée pour l'offset (%ld) instruction « %s » erronée mauvais format d'instruction syntaxe de l'instruction erronée mauvaise longueur de liste mauvaise longueur de liste pour une recherche dans la table mauvais type de liste pour l'instruction opérande mémoire erroné « %s » mauvais nombre d'opérandes à « %.*s » mauvais offset 0x%08lX (doit être un nombre 8-bits de mots) mauvais offset 0x%08lX (doit être aligné sur un mot) mauvais offset 0x%08lX (seulement 12 bits disponibles pour grandeur) mauvais offset 0x%08lX (seulement 8 bits disponibles pour la grandeur) opcode ou opérandes erronés mauvais opérande %u de « %.*s » mauvaise combinaison d'opérandes pour « %.*s » expression absolue erronée ou irréductible expression absolue erronée ou irréductible; zéro assumé expression erronée ou irréductible pour la largeur du papier numéro de co-processeur erroné ou manquant type de réadressage mauvais ou non traité: 0x%02x mauvais numéro de routine de personnalité mauvais prédicat « %s » mauvaise limite dans la liste des registres mauvaise expression de registre mauvais registre pour mrs mauvais registre pour l'opérande %u de « %.*s » mauvais registre pour un post-index mauvais registre dans [] liste de registres erronée liste de registres erronée: %s mauvais nom de registre « %s » mauvais nom de registre: %s numéro de registre erroné: %s mauvais registre ou paire de registres après l'opérande %u de « %.*s » mauvaise paire de registres pour l'opérande %u de « %.*s » mauvaise gamme de registre mauvais état de relâche expression de réadressage erronée mauvaise expression de réadressage pour « %s » type erroné de correctif de réadressage (%d) segment erroné mauvaise taille %d dans le spécifieur de type mauvaise taille %d dans le spécificateur de largeur de vecteur registre de départ erroné: r0 et r15 invalides mauvaise constante en tant que chaîne de caractères mauvais suffixe de symbole mauvais type pour le registre mauvais type pour un scalaire mauvais type dans une instruction SIMD valeur invalide (%s) pour %s mauvaise valeur pour le champ <bit-%s-%s>, la valeur doit être 0...%d mauvaise valeur pour le champ funct2 compressé, la valeur doit être 0...3 mauvaise valeur pour le champ funct3 compressé, la valeur doit être 0...7 mauvaise valeur pour le champ funct4 compressé, la valeur doit être 0...15 mauvaise valeur pour le champ funct6 compressé, la valeur doit être 0...63 mauvaise valeur pour le champ funct2, la valeur doit être 0...3 mauvaise valeur pour le champ funct3, la valeur doit être 0...7 mauvaise valeur pour le champ funct7, la valeur doit être 0...127 mauvaise valeur pour le champ opcode, la valeur doit être 0...127 et les bits les plus faibles doivent être 0x3 mauvaise valeur pour le champ opcode, la valeur doit être 0...2 mauvaise valeur pour le champ immédiat th.vsetvli, la valeur doit être 0...2047 mauvaise valeur pour le champ immédiat vectoriel, la valeur doit être -15...16 mauvaise valeur pour le champ immédiat vectoriel, la valeur doit être -16...15 mauvaise valeur pour le champ immédiat vectoriel, la valeur doit être 0...31 mauvaise valeur pour le champ immédiat vectoriel, la valeur doit être 0...63 mauvaise valeur pour le champ immédiat vsetivli, la valeur doit être 0...1023 mauvaise valeur pour le champ immédiat vsetvli, la valeur doit être 0...2047 mauvais type d'arrangement vectoriel spécificateur psr erroné/manquant directive .dim mal composée directive .dim mal composée est ignorée directive .size mal composée directive .dim mal composée est ignorée Expression mal composée près de %s base et offset doivent provenir de la même unité registre de base registre de base attendu registre de base réécrit et recouvre un des registres de transfert registre de base réécrit et recouvre le second registre de transfert unité de base doit être soit A0 ou A1 l'unité de base doit être une parmi %s les chaînes base64 doivent être placées dans une section cible-bfd = %s bfd_set_section_flags: %s grand nombre invalide grand nombre invalide; zéro assumé grand nombre tronqué à %d octet grand nombre tronqué à %d octets le champ de bits s'étend au delà de la fin du registre blx vers « %s » dans la fonction d'état ARM ISA changé en bl blx vers fonction Thumb « %s » depuis l'état Thumb ISA changé en bl SHF_MERGE / SHF_STRINGS corrompus pour la section SHT_NOBITS les deux insns pour !gpdisp!%ld doivent être dans la même section enregistrement br_gr avant l'enregistrement de région ! enregistrement br_mem avant l'enregistrement de région ! bra ou bsr avec symbole non défini. branchement %s est toujours vrai débordement de la gamme de saut d'adresses (0x%lx) le branchement doit être la dernière instruction du bloc IT opérande de branchement a un décalage impair (%lx) branchement hors limite branche hors de portée ou pas un multiple de 2 la relaxation de branchement n'est pas supportée dans « %s » la fréquence de branchement cible doit être plus grande que 0 cible du branchement pas alignée sur un mot branchement vers un symbole dans un autre mode ISA saut vers une adresse mal alignée (0x%lx) brancher ou sauter vers la fin d'une boucle peut déclencher un errata matériel « break » en dehors de la boucle structurée une diffusion est nécessaire pour un opérande de ce type assemblage cassé, aucune tentative d'assemblage bstr(ins|pick).[wd] requière msbd >= lsbd la constante de décompte d'octet %ld est hors des limites [1..%d] déplacement d'octet hors limite octet ou demi-mot non valide pour un registre de base appel à l'adresse cible 0x%08x hors des limites 0x%08x à 0x%08x appel de md_convert_frag appel de md_convert_frag appel de md_estimate_size_before_relax appel de md_estimate_size_before_relax appel de tc_aout_fix_to_chars ne peut faire un réadressage relatif au PC de %d octets ne peut relocaliser %d octets ne peut résoudre l'expression impossible de décaler les offsets lors d'un accès à moins d'un demi-mot seuls deux registres consécutifs peuvent être chargés seuls deux registres consécutifs peuvent être stockés seuls deux registres consécutifs peuvent être transférés ne peut indexer[] un registre, parce qu'il n'a pas d'adresse l'index de l'opérande ne peut pas être changé ne peut fermer %s: %s ne peut fermer « %s » ne peut créer %s: %s ne peut créer le groupe: %s ne peut créer le réadressage ne peut créer la section %s ne peut encoder le registre « %s%s » dans l'instruction nécessitant le préfixe %s impossible d'encoder le registre « %s%s » avec VEX/XOP/EVEX ne peut étendre la fragmentation ne peut étendre la fragmentation de %lu caractère ne peut étendre la fragmentation de %lu caractères impossible de remplir %ld octet dans la section %s de %s: « %s » impossible de remplir %ld octets dans la section %s de %s: « %s » ne peut repérer le correctif pointé par .uses ne peut repérer l'opcode ne peut repérer l'opcode ne peut repérer l'opcode précédent ne peut traiter l'expression ne sait pas encore traiter la génération de littéraux/étiquettes ne peut traiter un TYPE OP indéfini ne peut avoir de réadressage pour ipush ne peut rendre global le symbol de registre « %s » ne peut rendre global le symbole de registre ne peut rendre global le symbole de section ne peut mélanger des arguments positionnels et des mots clés ne peut mélanger un modificateur de réadressage avec un décalage explicite ne peut ouvrir %s en lecture: %s ne peut ouvrir %s: %s ne peut ouvrir « %s » en écriture ne peut ouvrir un bfd sur stdout %s ne peut ouvrir le fichier de librairie de macro « %s » pour lecture: %s ne peut faire une pré-décrémentation ne peut lire à partir de %s: %s l'indexe d'un alias scalaire ne peut pas être redéfini le type d'un alias de registre ne peut pas être redéfini le type ne peut pas être redéfini pour un opérande ne peut représenter le type de réadressage %s ne peut résoudre %s - %s ne peut résoudre la valeur du symbole « %s » ne peut initialiser les fanions de section pour la section %s ne peut débuter l'écriture de la section .mdebug: %s un quadruple registre Neon ne peut pas être utilisé ici ne peut utiliser R0 ici un alignement ne peut pas être utilisé avec cette instruction ne peut utiliser la partie haute du registre dans l'opérande %d impossible d'écrire %ld octet dans la section %s de %s: « %s » impossible d'écrire %ld octets dans la section %s de %s: « %s » ne peut assembler l'instruction DSP, l'option DSP n'est pas active : %s ne peut assembler l'instruction FPU, l'option FPU n'est pas active : %s ne peut assembler dans un fragment littéral ne peut pré-décrémenter et post-incrémenter en même temps ne peut brancher vers une adresse impaire ne peut changer .bundle_align_mode à l'intérieur de .bundle_lock ne peut changer la section ou la sous-section à l'intérieur de .bundle_lock impossible de changer le type du symbole commun « %s » index ne peut pas être combiné avec option ne peut combiner pré et post indexation ne peut convertir le symbole d'expression %s en réadressage complexe ne peut produire un réadressage 64 bits impossible de créer le nombre à virgule flottante ne peut décoder le format de l'instruction ne peut définir le symbole « %s » dans la section absolue impossible de déterminer la taille de l'instruction Thumb. Utilisez plutôt .inst.n/.inst.w ne peut faire un réadressage %s %u octets ne peut faire un réadressage relatif au PC de %u octets ne peut faire un réadressage sur %u octets ne peut produire le réadressage %s relatif au PC%s%s impossible d'encoder un terme mal aligné dans un champ réadressable (0x%lx) l'opcode « %s » ne peut être encodé ne peut encoder l'opcode « %s » dans le format « %s » demandé impossible de trouver « } » pour cm.push/cm.pop impossible de trouver un trampoline convenable ne peut générer un type de réadressage pour le symbole %s, code %s ne peut honorer le suffixe de largeur ne peut honorer le suffixe de largeur -- « %s » impossible de faire un saut relatif vers une position absolue une instruction qui n'utilise pas d'unité fonctionnelle ne peut pas être masquée ne peut outrepasser le type de section zerofill pour « %s,%s » ne peut empaqueter %s et %s ensembles ne peut empaqueter %s et %s ensembles avec une instruction 16 bits ne peut empaqueter %s dans le slot P1 ne peut empaqueter %s avec une instruction 16 bits ne peut représenter le réadressage %s dans le fichier objet ne peut représenter le réadressage %s dans ce format de fichier objet ne peut représenter le réadressage %s dans ce format1 de fichier objet ne peut représenter le réadressage « %s » dans le fichier objet ne peut représenter le type de réadressage %s ne peut représenter le type de réadressage %s en mode x32 ne peut résoudre le paramètre @slotcount ne peut fixer literal_prefix à l'intérieur d'un fragment littéral ne peut utiliser « %s » dans cette section ne peut utiliser l'adressage indirect avec le PC ne peut utiliser le registre partiel %s pour l'adressage le post-indexage ne peut pas être utilisé avec un adressage relatif au PC le post-indexage ne peut pas être utilisé avec cette instruction ne peut pas utiliser un index de registre avec un adressage relatif au PC un index de registre ne peut être utilisé avec cette instruction la réécriture ne peut pas être utilisée avec un adressage relatif au PC cette instruction ne peut pas utiliser la réécriture canonique = %s les attributs de la section ont été changés en %s la taille de l'entité de la section a été changée en %s le type de la section a été changé en %s constante de caractères trop grande caractère suivant le nom n'est pas « # » cmpu ne supporte pas le code de condition %s offset du coprocesseur hors limite registre de coprocesseur attendu code est conforme ATPCS le code utilise un compteur de programme de 26 bits le code utilise un compteur de programme de 32 bits virgule attendue entre les opérandes virgule attendue virgule manquante dans .xstabs alignement du commun n'est pas une puissance de 2 la comparaison doit être faite avec un registre ou #0 valeur du code de condition %s (%d) trop grande code de condition invalide pour jr registre du code de condition devrait être 0 ou 4 pour %s, était %d registre du code de condition devrait être pair pour %s, était %d condition n'est pas suivie par insn conditionnable condition requise la condition sa ne peut être utilisée ici le branchement conditionnel ou l'opérande de l'instruction jal référence R%ld de l'instruction arithmétique ou logique précédente. branchement conditionnel hors limite cible du branchement conditionnel pas alignée sur un mot les infixes conditionnels sont dépréciés dans la syntaxe unifiée l'instruction conditionnelle ne peut utiliser le fanion B l'instruction conditionnelle ne peut utiliser le fanion G l'instruction conditionnelle ne peut utiliser le fanion R opérandes .insn conflictuels attributs d'extension ISA conflictuels. utilisation conflictuelle du préfixe « data16 » expressions confuses de réadressage confusion dans les paramètres formels la constante ne tient pas dans %d bits la constante ne tient pas dans 4 bits expression constante attendue expression constante pas supportée expression constante ou liste de registres attendue expression constante attendue générateur constant pour le registre de destination dans %s générateur constant pour le registre source dans %s décalage constant requit constante hors limite pour les bornes de 8 bits: %d longueur de décalage constante requise constant trop grande pour être insérée dans l'instruction valeur constante requise registre de contrôle registre de contrôle « %s » pas supporté sur cette architecture registre de contrôle attendu, mais a eu '%.6s' convert_frag le coprocesseur pour l'insn n'est pas activé pour cde les longueurs des instructions core et copro doivent être au total 32 bits. les longueurs des instructions core et copro doivent être au total 64 bits. valeur de registre coeur %s (%d) trop grande n'a pu assembler: %s n'a pu construire la transition de %s => %s ne peut ouvrir %s en lecture n'a pu analyser INSN_PATTERN « %s » n'a pu analyser INSN_REPL « %s » n'a pu analyser la définition du modèle ne peut initialiser l'architecture et la machine ne peut escamoter jusqu'à %ld dans le fichier « %s » ne peut mettre à jour l'architecture et la machine n'a pas pu écrire la section .mdebug: %s n'a pu trouver un format d'instruction valide n'a pu trouver le réadressage à utiliser cpu « %s » n'est pas reconnu type de CPU = %s cpu4: pas de conversion de PUSH #4 vers une forme plus courte cpu4: pas de conversion de PUSH #8 vers une forme plus courte cr%d est un registre de contrôle réservé ctoff() n'est pas supporté par l'ABI rh850. Utilisez plutôt -mgcc-abi réadressage ctoff() utilisé sur une instruction qui ne le supporte pas cx1d requière des registres de destination consécutifs. cx2d requière des registres de destination consécutifs. cx3d requière des registres de destination consécutifs. registres d0/d1 emplacement dangereux pour MULS/MULU; utilisez un alignement plus grand « __gcc_isr %d » ballant « __gcc_isr » ballant dépendance des données: %s %s -- %s %s (%d/%d bulles) données dans une section exécutable élément de donnée avec un alignement plus grand que la position le préfixe de taille de donnée est invalide avec « %s » le registre de transfert de données ne peut pas être un demi-mot le masque par défaut n'est pas permis dest et source1 doivent être le même registre dest dois recouvrir un registre source destination les registres destination et source doivent être distincts la destination pour une addition/soustraction peut seulement être R2 ou R3 la destination d'une multiplication peut seulement être R0 ou R1 opérande de destination doit être un registre de 16 bits opérande de destination doit être une adresse absolue de 16 bits opérande de destination doit être un registre de 8 bits le registre destination et le registre de décalage ne peuvent pas être le même registre de destination est le même pour les insns parallèles registre de destination modifié par adresse déplacement-après-modification le registre de destination doit être un mot entier registre de destination doit être r1 le registre de destination est le même que la base de réécriture arrière registre de destination devrait avoir un numéro pair unité de destination doit être RD utilisation d'un registre global détectée n'est pas couvert pas un pseudo-op .register différence de deux symboles uniquement supportée avec .long, .short ou .byte directive %s ne peut pas être inversée directive .big rencontrée alors que l'option -big est requise directive .little rencontrée alors que l'option -little est requise directive LOC depuis l'intérieur de la paire BSPEC/ESPEC n'est pas supportée directive LOCAL doit être placé dans le code ou le data directive invalide à l'intérieur de paquets désactiver les avertissements à propos de symboles qui correspondent à des instructions discrimateur plus petit que zéro déplacement déplacement trop grand le déplacement doit être un nombre non signé de 8 bits déplacement provoque un débordement du champ de 12 bits déplacement provoque un débordement du champ de 8 bits déplacement pour définir le symbole %s provoque un débordement du champ de 12 bits déplacement pour définir le symbole %s provoque un débordement du champ de 8 bits déplacement pour symbole indéfini %s provoque un débordement du champ de 12 bits déplacement pour symbole indéfini %s provoque un débordement du champ de 8 bits déplacement trop grand (%d) déplacement trop grand pour cette architecture; a besoin de 68020 ou plus div / mul sont des instructions réservées division par zéro division par zéro division par zéro lors de l'initialisation de « %s » dla utilisé pour charger un registre 32 bits; il est recommandé d'utiliser la ne pas afficher de messages d'erreur verbeux ne pas avertir en cas d'utilisation d'une fonctionnalité dépréciée n'est pas pairé avec le début %s%s à %s:%d n'utilisez pas la syntaxe Rn-Rm avec un pas non unitaire la valeur de décalage dsp immédiate n'est pas une constante !tlsgd!%ld en double !tlsldm!%ld en double « .else » en double %s en double directive .fnstart en double directive .handlerdata en double directive .personality en double directive .personalityindex en double registre auxiliaire %s en double indice d'entrée %s en double « %s » en double « {%s} » en double spécificateur de bit psr en double l'utilisation de eGPR est en conflit avec le spécificateur d'encodage les éléments doivent être plus petits que la région inversée « else » sans « if » correspondant emit_one_bundle: opérande dynamique inattendu étiquette de champ vide pour IS nom de symbole vide dans .def; ignoré liste de registres vectoriels vide émulations non traités dans cette configuration fin du fichier après la présence d'un seul caractère apostrophe; \0 inséré fin de fichier dans le commentaire; nouvelle ligne insérée fin de fichier dans le caractère d'échappement fin de fichier dans un commentaire multilignes fin du fichier dans la chaîne; « %c » inséré fin de fichier à l'intérieur d'un conditionnel fin du fichier n'est pas à la fin de la ligne; nouvelle ligne insérée fin de ligne rencontrée à l'intérieur de la chaîne .base64 fin de macro à l'intérieur d'un conditionnel fin de la liste des registres vectoriels pas trouvée erreur de fin de ligne « endf » sans « for » « endi » sans « if » correspondant dernier registre doit être r15 « endw » sans « while » taille d'entité pour SHF_MERGE /SHF_STRINGS non spécifiée instruction d'entrée avec décrémentation de pile < 16 caractère égal uniquement permis à la fin de la chaîne .base64 erreur en ajoutant l'attribut : %s erreur de construction %s table pseudo-op erreur lors de l'analyse de la liste élément/structure erreur lors de l'initialisation des fanions de « %s »: %s erreur lors de l'initialisation des fanions pour « .sbss »: %s erreur: directive #foo() non supportée utilisée sur un symbole taille estimée estimate_size_before_relax a été appelé numéro paire de registre requis numéro pair de registre requis excès d'opérandes: « %s » compteur %zu excessif pour %s – ignorée #constante attendu #n attendu comme premier argument de %s %c attendu « , » attendue après le nom de section « , » attendue après le nom de symbole « , » attendue après la taille du symbole « [ » attendu « ] » attendu « ] » attendu au lieu de %c dans « %s » « za » attendu plutôt qu'une tuile ZA pour l'opérande %d « { » attendu « { » attendue pour l'opérande %d « } » attendu « } » attendu après ZT0 .L, .W ou .B attendu pour le registre dans le mode d'adressage indexé 0 opérande attendu pour l'étiquette générée 0 ou 1 attendu opérande <Rm> ou <Dm> ou <Qm> attendu <nn> attendu <offset>, <opcode> attendu <reg>, <reg> attendu <étiquette> , <valeur> attendu @(exp, reg16) attendu registre vectoriel ARM ou MVE attendu registre EP attendu LR attendu registre MVE attendu [q0..q7] opérande SM ou ZA> attendu masque ZT0 ou ZA attendu pour l'opérande %d «%s» aurait déjà dû être fixé pour .vtable_inherit un nom %s est attendu suivi par une « , » registre de sélection 32 bits attendu registre de base 64 bits attendu registre entier de 64 bits attendu pour l'opérande %d tableau ZA vectoriel attendu pour l'opérande %d tuile ZA attendue pour l'opérande %d tranche de tuile ZA attendue pour l'opérande %d registre de base attendu décalage immédiat constant attendu liste de %d ou %d registres attendue pour l'opérande %d — « %s » liste de %d registres attendue pour l'opérande %d – « %s » prédicat-comme-compteur attendu plutôt qu'un registre prédicat-comme-masque pour l'opérande %d prédicat-comme-masque attendu plutôt qu'un registre prédicat-comme-compteur pour l'opérande %d registre attendu pour l'opérande %d registre ou liste de registres attendu pour l'opérande %d registre scalaire SIMD ou flottant attendu pour l'opérande %d liste d'un seul registre attendue pour l'opérande %d – « %s » vecteur ou registre prédicat attendu pour l'opérande %d registre vectoriel attendu pour l'opérande %d expression d'adresse attendue alignement attendu après la taille registre Advanced SIMD vectoriel attendu pour l'opérande %d registre prédicat SVE attendu pour l'opérande %d registre prédicat-comme-compteur SVE attendu pour l'opérande %d SVE vectoriel ou registre prédicat attendu pour l'opérande %d registre SVE vectoriel attendu pour l'opérande %d registre SVE vectoriel ou tranche de tuile ZA attendu pour l'opérande %d registre entier ou registre prédicat attendu pour l'opérande %d registre entier ou pointeur de pile attendu pour l'opérande %d registre entier ou registre vectoriel attendu pour l'opérande %d registre entier ou zéro attendu pour l'opérande %d registre entier ou registre Advanced SIMD vectoriel attendu pour l'opérande %d registre entier ou registre SVE vectoriel attendu pour l'opérande %d entier, vecteur ou registre prédicat attendu pour l'opérande %d tuile ZA sans suffixe attendue pour l'opérande %d parenthèses fermante attendue virgule attendue virgule attendue après « %s » virgule attendue après le nom de l'instruction virgule attendue après l'opcode majeur virgule attendue après le nom virgule attendue après le nom « %s » virgule attendue après le nom « %s » dans la directive .localentry virgule attendue après le nom « %s » dans la directive .size virgule attendue après le nom dans .symver virgule attendue après le nom dans .vtable_entry virgule attendue après le nom dans .vtable_inherit virgule attendue après le mode de registre virgule attendue après un numéro de registre virgule attendue après le nom de symbole virgule attendue après le nom de symbole: reste de la ligne ignoré. virgule ou deux points attendus après le nom de symbole: reste de la ligne ignoré virgule attendue comme séparateur expression constante attendue comme premier argument de %s expression constante attendue, %s obtenu constante dans la plage 2..16 attendue constante ou nom de registre attendu comme argument de insn RPT valeur constante attendue comme argument de RPT chaîne entre guillemets attendue comme argument du pseudo-op .base64 type élément attendu plutôt qu'un type vectoriel expression attendue expression attendue, %s obtenu le patron de remplissage attendu est manquant le premier argument de %s était attendu dans la plage 1-4 index attendu constante numérique attendue un opérande attendu pour le littéral généré chaîne entre apostrophes attendue registre attendu registre attendu comme second argument de %s liste de registres attendue nom de registre ou constante attendu comme premier argument de %s nombre simple attendu symbole attendu nom de symbole attendu mode d'adressage valide attendu pour mova: "@(disp, ea.sz),ERn" la valeur du premier argument de %s aurait du tenir dans 20 bits } attendu %c attendu près de %s ) attendu ] attendu « ) » attendu après le facteur d'échelle dans « %s » « , » ou « ) » attendu après le registre de base dans « %s » « , » ou « ) » attendu après le registre d'index dans « %s » opérandes délimités par des virgules sont attendus opérandes de registres délimités par des virgules sont attendus ON ou OFF attendu après .list registre d'index ou facteur d'échelle attendu après « , »; a obtenu « %c » instruction de branchement indirect attendue après « notrack » registre indirect « ($rA) » attendu registre indirect « ($rX) » attendu instruction verrouillable attendue après l'instruction « lock » mnémonique attendue; rien de trouvé chaîne d'opcode attendu en mode auto test opérande attendu après « , »; rien de trouvé opérande attendu avant « , »; rien de trouvé préfixe attendu; rien de trouvé registre attendu facteur d'échelle attendu de 1, 2, 4, ou 8: a obtenu « %s » instruction de branchement valide attendue après « bnd » { attendu expr trop grande expression n'entre pas dans un OCTET expression n'entre pas dans un MOT erreur dans l'expression l'expression est trop complexe pour être résolue ou convertie en réadressages l'expression doit être une constante expression hors limite: utilise 0 par défaut expression hors limite: utilise 1 par défaut expression trop complexe GPR étendu ne peut être utilisé comme base/index instruction étendue dans la plage de délai de branchement instruction étendue dans la plage de délai opérande étendu demandé mais non requise il n'est pas permis d'étendre le décalage extension « %s » n'est pas reconnue l'extension ne s'applique pas à l'architecture de base arguments superflus pour .LABEL sont ignorés. caractères superflus « %s » à la fin de l'expression constante « %s » caractères superflus « %s » à la fin de l'expression immédiate « %s » caractères superflus « %s » à la fin de l'opérande « %s » caractères superflus « %s » à la fin de l'opérande absolu « %s » accolade fermante superflue deux-points supplémentaire virgule supplémentaire point supplémentaire accolade ouvrante superflue les trucs supplémentaires sur la ligne sont ignorés caractères superflus à la fin du type de section numérique shift superflu dans l'opérande de l'instruction de shift a échoué pour %d échec de la vérification de l'état de santé du registre général. échec de la vérification de l'état de santé du regnum. la vérification de l'état de santé a échoué la vérification de l'état de santé a échoué. la vérification de l'état de santé a échoué: long_jump la vérification de l'état de santé a échoué: short_jump la vérification de l'état de santé du cas spécial insn a échoué échec à l'assemblage de l'instruction : « %s » échec lors de l'analyse des fanions échec de lecture de la table d'instructions %s erreur lors de l'initialisation des fanions de « %s »: %s échec de l'initialisation des sous-sections par symboles échec d'initialisation des informations de débug: %s .file factice après un vrai fichier la fréquence de transfert implicite (fall through frequency) doit être plus grande que 0 champ fx_size trop petit pour contenir %lu taille du champ doit être 16 quand la valeur est relocalisable valeur du champ « %s » trop complexe pour un champ de bits valeur du champ tronquée largeur du champ « %s » trop complexe pour un champs de bits largeur du champ %lu trop grande pour s'insérer dans %d octet: tronqué à %d bits largeur du champ %lu trop grande pour s'insérer dans %d octets: tronqué à %d bits cinquième le fichier s'est terminé avec un bloc IT ouvert. le fichier s'est terminé avec un bloc VPT/VPST ouvert. fichier non trouvé: %s le numéro de fichier %lu est trop grand le numéro de fichier %u est trop grand le numéro du fichier est plus petit que un l'emplacement %u dans la table de fichiers est déjà occupé par un fichier différent (%s%s%s vs %s%s%s) le fichier a été compilé en supposant que toutes les données seraient dans la région de la mémoire basse mais la région haute est utilisée le fichier a été compilé en supposant que les données pourraient être dans la région de la mémoire haute mais la région de données basse est exclusivement utilisée le fichier a été compilé pour l'ISA 430 mais l'ISA %s est sélectionnée le fichier a été compilé pour l'ISA 430X mais l'ISA 430 est sélectionnée le fichier a été compilé pour le modèle de mémoire grande mais le modèle de mémoire petite est sélectionné le fichier a été compilé pour le modèle de mémoire petite mais le modèle de mémoire grande est sélectionné nom de fichier passe outre une frontière de page motif de remplissage trop long, tronqué à %u premier le premier et second opérandes seront les mêmes registres le premier opérande est un nombre en virgule flottante le premier opérande est trop grand pour un entier signé de 16 bits le premier opérande est trop grand pour un déplacement de 24 bits premier registre doit être r4 le premier registre de transfert doit être pair correctifs n'ont pas tous été déplacés à partir de %s fanion pour instruction {c}psr attendu les fanions ne concordent pas registre de virgule flottante devrait être pair, était %d le format float16 ne peut pas être défini plus d'une fois, ignoré arguments en virgule flottante sont dans les registres FP constante en virgule flottante trop grande nombre flottant invalide nombre flottant invalide; zéro assumé expression en virgule flottante attendue registre en virgule flottante format = %s noms de format uniquement valable dans des paquets repéré %d opérande pour « %s »: %d attendus repéré %d opérandes pour « %s »: %d attendus « %c » trouvé, attendait: « %c » « %sd » rencontré ; on suppose que « %sl » était voulu quatrième enregistrement fr_mem avant l'enregistrement de région ! fr_var %lu < longueur %d fr_var (%ld) < longueur (%d) valeur de bits de fraction hors limite registre de trame attendu, utilise $%d taille de trame spécifiée deux fois enregistrement frgr_mem avant l'enregistrement de région ! unité fonctionnelle déjà masquée l'unité fonctionelle est déjà masquée pour l'opérande %u de « %.*s » unité fonctionnelle déjà utilisée dans ce paquet d'exécution les avertissements supplémentaires à propos des caractères sur plusieurs octets sont ignorés g?csrxchg requière rj != r0 && rj != r1 le rebut après la spécification d'index est ignoré rebut à la fin de la ligne instruction suivie de rebuts gas ne comprend pas votre cible %s configurée registre général registre général générer du code PIC générer « iret » 16 bits pour la directive .code16gcc générer « %s » 32 bits contrairement aux versions précédentes de gas get_expanded_loop_offset: opcode invalide ginsn n'est pas supporté pour cette cible enregistrement gr_gr avant l'enregistrement de région ! enregistrement gr_mem avant l'enregistrement de région ! nom de groupe pour SHF_GROUP non spécifié nom de groupe non analysable La section de groupe « %s » n'a pas de signature de groupe handlerdata dans un cadre cantunwind nombres flottants matériel entrent en conflit avec le fpu spécifié division matérielle extension de boucle matérielle le résultat est IMPRÉVISIBLE si le registre de base est dans la liste des registres pendant une réécriture voici le « else » du conditionnel non terminé voici le « .else » précédent voici le « .if » précédent voici le début du conditionnel non terminé réadressage hi() utilisé sur une instruction qui ne le supporte pas réadressage hi0() utilisé sur une instruction qui ne le supporte pas bits supérieurs initialisés dans l'expression de la liste des registres hint ne peut pas être utilisé dans une unité B hint dans une unité B pourrait être traité comme un nop hint.b pourrait être traité comme un nop hint.b ne devrait pas être utilisé i386_output_nops appelé pour générer des nops d'au plus %d octets ! registre de contrôle iWMMXt attendu registre de donnée ou de contrôle iWMMXt attendu registre de donnée iWMMXt attendu registre scalaire iWMMXt attendu identificateur+constante@%s signifie identificateur@%s+constante si le registre de réécriture est dans la liste, il doit être le plus bas dans la liste ignore le suffixe « .d32 » à cause de « {disp<N>} » précédent ignore le suffixe « .d8 » à cause de « {disp<N>} » précédent ignore le suffixe « .s » à cause de « {%s} » précédent tentative ignorée de redéfinition du symbole « %s ». ignore la tentative de redéfinir le registre intégré « %s » tentative ignorée de redéfinition du symbole %s ignore la tentative de supprimer la définition du registre intégré « %s » ignore la tentative d'utiliser .unreq sur un nom de registre fixe: « %s » mauvais alignement ignoré changement d'attributs de section ignoré pour %s changement de type de section ignoré pour %s on ignore le délimiteur « : » supplémentaire de « -rename-section » ignore la valeur de remplissage dans la section absolue ignore la valeur de remplissage dans la section « %s » type de section incorrect de %s a été ignoré ignore la spécification invalide de '-rename-section': « %s » ignore la sortie de la macro en dehors d'une définition de macro. opérandes ignorées: %s ignore la redéfinition de l'alias du registre « %s » iif conversion interne pcrel/binary iif conversion interne pcrel/pointeur taille de réadressage %s illégale: %d directive .stab%c illégale, mauvais caractère expression .stabx illégale; zéro assumé indirection double illégale expression illégale opérande de registre immédiat illégal %s référence indirecte illégale opcode %s illégal pour MCU %s opcode illégal pour zve32x opérande illégal opérande illégal - nom de registre repéré alors qu'aucun n'était attendu opérandes illégaux préfixe illégal utilisé avec VEX/XOP/EVEX plage de versions matériel cibles illégale registre illégal après @ registre illégal après @- registre illégal inclus dans la liste numéro de registre illégal utilisation illégale de la resource dans un paquet imm3 imm5 devrait être >= 2 immédiat 0 ne peut être utilisé ici immédiat 1 ou 2 attendu une valeur immédiate ne peut pas être déplacée par une seule instruction la constante immédiate est valide à la fois comme champ de bits et comme valeur en virgule flottante (en utilisant la valeur fp) préfixe # attendu avec une expression immédiate la valeur immédiate à des bits mis en dehors de la taille de l'opérande l'immédiat n'est pas aligné sur 16 bits l'immédiat n'est pas aligné sur 32 bits immédiat n'est pas une puissance de deux l'immédiat est hors limites immédiat doit être 1 ou 2 l'immédiat doit être un multiple de 2 dans la plage +/-[0,254] l'immédiat doit être un multiple de 4 dans la plage +/-[0,508] l'immédiat doit être un multiple de 8 dans la plage +/-[0,1016] immédiat doit être soit 1, 2, 4 ou 8 l'immédiat doit être dans la plage +/-[0,127] offset immédiat pas aligné sur 2 octets offset immédiat pas aligné sur 4 octets offset immédiat est hors limite opérande immédiat attendu dans la plage [1,16] opérande immédiat attendu dans la plage [1,8] opérande immédiat illégal avec un saut absolu opérande immédiat ne correspond pas opérande immédiat est trop grand opérande immédiat requis opérande immédiat requiert iwMMXt2 la somme des opérandes immédiats est plus grande que 32 valeur immédiate hors limite valeur immédiate hors limite pour une insertion valeur immédiate hors limite pour une opération de rétrécissement valeur immédiate hors limite pour un décalage valeur immédiate hors limite, elle doit tenir dans 32 bits immédiat trop grand (plus grand que 0xF) valeur immédiate valeur immédiate %d hors des limites %d à %d valeur immédiate %llu hors des limites %u à %lu valeur immédiate %u hors des limites %u à %u valeur immédiate 0x%x tronquée à 0x%x valeur immédiate 48 ou 64 attendue valeur immédiate hors limite la valeur immédiate doit être 16, 20, 24, 28 la valeur immédiate doit être un multiple de %d à l'opérande %d — « %s » valeur immédiate pas permise quand la source et la destination diffèrent valeur immédiate hors limite valeur immédiate hors limite valeur immédiate hors limite: limité à [0, 16] valeur immédiate hors limite: limité à [1, 32] zéro immédiat attendu adresse CSR inopportune (%llu) adresse CSR inopportune (%lu) immédiat CSRxI inopportun (%llu) immédiat CSRxI inopportun (%lu) valeur immédiate inopportune (%li) valeur immédiate inopportune (%lli) valeur immédiate inopportune (%llu) valeur immédiate inopportune (%lu) décalage de pré-extraction erroné (%ld) nombre de décalages erroné (%llu) nombre de décalages erroné (%lu) arguments inappropriés pour l'opcode « %s » arguments inappropriés pour l'opcode « %s » fanion %i incompatible dans la directive de ligne types inconsistants dans une instruction Neon utilisations inconsistantes de .cfi_sections condition incorrect dans le bloc IT condition incorrect dans le bloc VPT/VPST format incorrect pour une instruction de multiplication parallèle nombre d'opérandes incorrect dans la première instruction nombre d'opérandes incorrect dans la seconde instruction Registre incorrect « %s%s » utilisé avec le suffixe « %c » registre incorrect dans la liste des registres numéro de registre incorrect, ignoré registres index et de destination devraient être distincts index doit être 0 ou 1 l'index doit être dans la plage 0 à 3 index pas permis dans une liste de registres débordement de l'index (%+ld) débordement de l'index (%+lld) registre d'index registre d'index recouvre le registre de transfert valeur d'index trop grande pour %s le registre indexé doit être plus petit que 16 le registre indexé doit être plus petit que 8 registre vectoriel indexé attendu %s indirect sans « * » « %s » indirect avec un opérande mémoire devrait être évité une adresse de port d'entrée/sortie n'est pas autorisée avec « %s » insn ne peut être combiné avec un traitement parallèle insn insn ne peut être combiné avec non nopx insn ne peut être combiné avec non nopy insn ne peut être combiné avec pmuls nom insn : %s format : %s erreur de syntaxe nom insn : %s format : %s macro : %s erreur de syntaxe nom insn : %s format : %s nous avons besoin d'une macro mais macro est NULL l'instruction %s ne peut pas suivre une autre instruction E/S. l'instruction %s ne peut pas suivre une autre instruction qui accède à la mémoire. l'instruction %s requiert %d opérande l'instruction %s requiert %d opérandes instruction %s requiert un mcu MSP430X l'instruction %s requiert une expression absolue instruction %s requiert l'activation de l'extension AUDIO instruction %s requiert l'activation de l'extension DIV & DX_REGS instruction %s requiert l'activation de l'extension DX_REGS instruction %s requiert l'activation de l'extension FPU instruction %s requiert l'activation de l'extension FPU_DP instruction %s requiert l'activation de l'extension FPU_MAC instruction %s requiert l'activation de l'extension FPU_SP instruction %s requiert l'activation de l'extension STRING instruction %s requiert l'activation de l'extension dsp instruction %s requiert l'activation de l'extension de performance instruction %s requiert l'activation de l'extension de performance II instruction %s requiert l'activation de l'extension zol l'instruction %s.a n'existe pas instruction %s: résultat est toujours faux instruction %s: résultat est toujours vrai instruction « %.*s » ne peut pas être transformée en prédicat instruction « %s » ne peut être exécutée en parallèle. instruction « %s » est valable seulement pour le M32R2 instruction « %s » est valable seulement pour le M32RX instruction « %s » pas permise après « xacquire » l'instruction « %s » n'est pas supportée en dehors du mode protégé. l'adresse de l'instruction n'est pas un multiple de %d l'adresse de l'instruction n'est pas un multiple de 16 l'adresse de l'instruction n'est pas un multiple de 2 l'adresse de l'instruction n'est pas un multiple de 8 l'instruction ne peut pas être conditionnelle l'instruction n'opère pas sur des valeurs par paires l'instruction n'accepte pas un adressage relatif au PC l'instruction n'accepte pas un adressage pré indexé l'instruction n'accepte pas un index de registre l'instruction n'accepte pas un index de registre mis à l'échelle l'instruction n'accepte pas ce mode d'adressage l'instruction n'accepte pas un adressage désindexé l'instruction n'autorise pas un index décalé l'instruction n'accepte pas l'adressage désindexé l'instruction ne supporte pas la réécriture l'instruction ne prend pas un type de bloc forme d'instruction pas supportée par cette architecture. l'instruction accède implicitement à R31 du chargement précédent. l'instruction est toujours non-conditionnelle la longueur de %u octets pour l'instruction dépasse la limite de 15 l'instruction a besoin d'un code de prédication de vecteur MVE mnémonique d'instruction trop longue : %s instruction non permise dans un bloc IT instruction non permise dans un bloc VPT instruction pas supportée en mode Thumb16 instruction requiert une étiquette instruction requiert une étiquette ou une valeur dans l'étendue -511:512 Instruction requiert une étiquette SANS '$' l'instruction requiert un index de registre la séquence d'instruction (write a0, branchement, retw) peu déclencher un errata matériel les instructions écrivent dans le même registre de destination. Opérande entier hors limite registre entier attendu dans le registre opérande étendu/décalé registre entier attendu dans le registre opérande décalé confusion interne: réadressage dans une section sans contenu erreur interne erreur interne dans l'analyse des arguments erreur interne: [%s] code inattendu [%lx] dans le symbole frob erreur interne: mauvais ID de propriété de fichier %d erreur interne: opcode microMIPS erroné (longueur incorrecte: %u): %s %s erreur interne: opcode microMIPS erroné (désaccord opcode/longueur): %s %s erreur interne: index de la section de base hors limites erreur interne: ne peut exporter le type de réadressage %d (« %s ») erreur interne: ne peut installer un correctif pour le type de réadressage %d (« %s ») erreur interne : impossible d'obtenir le symbole d'alignement erreur interne: échec de l'allocation de %d pointeurs indirectsymbol erreur interne: correctif non contenu à l'intérieur du fragment erreur interne: opérande lookup/get a échoué erreur interne: perte de l'opcode: « %s» «%s » erreur interne: plus de symboles mach-o indirects qu'attendu erreur interne: réadressage %d (« %s ») n'est pas supporté dans le format du fichier objet erreur interne: format DWARF2 inconnu erreur interne: attribut d'instruction inconnu: 0x%08x erreur interne: état de vérification nop inconnu erreur interne: nom d'option « %s » inconnu erreur interne: il n'y a pas encore d'étiquette interne erreur interne; ne peut générer le réadressage « %s » erreur interne ? ne peut générer le réadressage « %s » erreur interne ? ne peut générer le réadressage « %s » (%d, %d) échec interne dans parse_register_list inconsistence interne dans %s: bdap.w sans symbole inconsistence interne dans %s: bdapq pas de symbole problème interne d'inconsistance dans %s: %lx problème interne d'inconsistance dans %s: instruction externe %04lx problème interne d'inconsistance dans %s: fr_subtype %d problème interne d'inconsistance dans %s: fr_symbol %lx problème interne d'inconsistance dans %s: instruction %04lx problème interne d'inconsistance dans %s: symbole résolu problème interne d'inconsistance: %s appelé pour %d octets réadressage interne (type: IMMÉDIAT) n'est pas corrigé interne: BFD_RELOC_MMIX_BASE_PLUS_OFFSET n'est pas résolu vers la section interne: expression GREG non résolue vers la section interne: mauvaise valeur CFA #%d interne: mauvaise classe CSR RISC-V (0x%x) interne: mauvais opcode RISC-V (bits 0x%llx indéfinis ou invalide) : %s %s interne: opcode RISC-V erroné (erreur de masque): %s %s interne: opcode RISC-V erroné (type d'opérande inconnu « %s »): %s %s interne: mauvaise spécification privilégiée RISC-V (%s) interne: mauvais opcode mips (bits 0x%08lx définis): %s %s interne: mauvais opcode mips (bits 0x%08lx défini deux fois): %s %s interne: mauvais opcode mips (bits 0x%08lx indéfinis): %s %s interne: opcode mips erroné (erreur de masque): %s %s interne: mauvais réadressage #%d interne: assemblage cassé. Aucune tentative d'assemblage interne: %s en double interne: l'argument « %s » de la macro est invalide interne: la macro %s n'est pas implémentée interne: mmix_prefix_name mais le préfixe est vide interne: argument « %d » inattendu pour msp430_object_attribute interne: type de relaxation inattendue %d:%d interne: étiquette %s non traitée interne: type d'argument « %s » inconnu interne: type d'opérande inconnu : %s %s interne: numéro de réadressage RISC-V %d non supporté réadressage interne (type: OFFSET_IMM) n'est pas corrigé vecteur d'interruption pour l'instruction trap est hors limite %%-tag invalide dans l'opcode BPF « %s » option %s invalide pour le processeur %s réadressage %s invalide par rapport à un registre valeur de -malign-branch-boundary= invalide : %s valeur de -malign-branch-prefix-size= invalide : %s option -malign-branch= invalide : « %s » option -march= invalide: « %s » option -mavxscalar= invalide: « %s » option -mevexlig= invalide: « %s » option -mevexrcig= invalide: « %s » option -mevexwig= invalide: « %s » option -mfence-as-lock-add= invalide: « %s » option -mlfence-after-load= invalide: « %s » option -mlfence-before-indirect-branch= invalide: « %s » option -mlfence-before-ret= invalide: « %s » option -mmnemonic= invalide: « %s » option -momit-lock-prefix= invalide: « %s » option -moperand-check= invalide: « %s » option -mrelax-relocations= invalide : « %s » option -msse-check= invalide: « %s » option -msyntax= invalide: « %s » option -mtls-check= invalide : « %s » option -mtune= invalide: « %s » option -mvexwig= invalide: « %s » option -mx86-used-note= invalide: « %s » <arch> invalide dans --march=<arch>: %s valeur @slotcount invalide expression BSPEC invalide CSR « %s » invalide pour la spécification privilégiée « %s » CSR « %s » invalide, l'extension « %s » est nécessaire CSR « %s » invalide, l'extension « h » est nécessaire CSR « %s » invalide, l'extension rv32i est nécessaire registre HI invalide avec une immédiat INST invalide dans la ligne de commande : %s expression LOC invalide paramètre NaN invalide -mnan=%s opérande relatif au PC est invalide expression PLT invalide « %s » numéro de registre Rt invalide dans un load/store sur 64 octets adresse SIB invalide adresse VSIB invalide WakeOnStatus %ld invalide adresse WideBux XFR %ld invalide tuile ZA invalide préfixe « %s » invalide abi invalide -mabi=%s registre accumulateur invalide adresse invalide mode d'adressage invalide extension d'architecture invalide architecture invalide -A%s architecture invalide -xarch=%s architecture invalide -z%s option d'architecture invalide -m%s, ignorée argument « %s » invalide pour -fdebug-prefix-map tentative invalide de déclaration d'un nom de version externe comme nom par défaut pour le symbole « %s » argument invalide pour auto-litpool-limit argument invalide pour auto-litpool-limit (la plage est 100-10000) type de barrière invalide registre de base invalide registre de base invalide pour un registre de décalage opérande de branchement invalide décalage d'octets de branchement invalide nom d'opération de cache invalide caractère %s invalide au début de l'opérande %d « %s » caractère invalide %#x trouvé dans la chaîne .base64 caractère %s invalide avant l'opérande %d caractère %s invalide dans la mnémonique caractère invalide %s dans l'opérande %d caractère invalide « %c » trouvé dans la chaîne .base64 caractère invalide en entrée opérande de coprocesseur invalide condition invalide code de condition « %s » invalide nom du code de condition invalide option de configuration « %s » invalide dans la règle de transition « %s » constante invalide constante invalide (%lx) après le correctif décalage de table constant %ld invalide constante invalide: expression %d bits n'est pas dans la gamme %d..%d constante invalide: expression %d bits n'est pas dans la gamme %u..%u constante invalide: %d n'est pas un entier aligné sur un mot constante invalide: expression 10 bits pas dans la gamme [-2^9, 2^9-1] constante invalide: expression 20 bits pas dans la gamme -2^19..2^19-1 constante invalide: expression 25 bits pas dans la gamme [-16777216, 16777215] constante invalide: expression 32 bits n'est pas dans la gamme [-0x80000000, 0x7fffffff] constante invalide: expression 32 bits n'est pas dans la gamme [0, 0xffffffff] constante invalide: expression 32 bits pas alignée sur un mot constante invalide: expression de bit non définie nom de registre de contrôle invalide taille de données %d invalide taille de déplacement par défaut invalide « %s ». Utilisera par défaut %d. opérande de mémoire destination invalide registre de destination invalide liste de registres destination invalide registre de destination invalide élément de sélecteur invalide taille d'élément %d invalide et combinaison %c de taille de vecteur boucle vide invalide expression invalide pour l'opérande %i de « %s » expression invalide dans chargement/stockage multiples expression invalide dans l'adresse fanion « %s » invalide type de nombre en virgule flottante « %s » invalide constante en virgule flottante erronée quatrième registre invalide taille de cadre invalide expression hvc invalide identificateur invalide pour « .ifdef » immédiat invalide position du champ immédiat invalide immédiat invalide pour le calcul d'adresse (valeur = 0x%08lX) immédiat invalide pour un calcul d'adresse de pile taille immédiate invalide valeur immédiate invalide immédiat invalide: %ld est hors limite taille d'index invalide pour un « coldfire » taille de registre indirect invalide mauvaise instruction « %s » après « %s » instruction invalide pour cette architecture; a besoin de mauvaise forme d'instruction taille d'instruction choisie invalide (%d) suffixe d'instruction invalide dernière instruction invalide pour une boucle avec zéro-overhead longueur invalide pour la directive .scomm option de listage invalide « %c » constante littéral invalide: le bassin doit être plus près lrlive « %lu » invalide machine invalide « %s » mode machine « %s » invalide opérande mémoire invalide mauvaise taille de fusion d'entité / chaîne de caractères mode invalide registre d'adresse movx invalide registre dsp movx invalide registre d'adresse movy invalide registre dsp movy invalide suffixe néon invalide pour une instruction non néon nombre invalide nombre de registres invalide dans la liste pour l'opérande %d — « %s » expression d'offset invalide registre de décalage invalide offset invalide, cible n'est pas alignée sur une frontière de mot (0x%08lX) offset invalide, valeur trop grande (0x%08lX) opcode invalide opcode « %s » invalide dans la règle de transition « %s » opérande invalide opérande invalide (section %s) pour « %s » opérande invalide (section %s) pour « %s » en définissant « %s » opérande invalide dans ldm opérande invalide dans stm mode d'opérande invalide pour cette architecture; a besoin de 68020 ou plus opérande invalide ()+ opérande invalide -() opérande invalide de S^# mauvaise taille d'opérande demandée opérande invalide pour la directive .code (%d) (attendu 16 ou 32) opérande invalide pour l'opcode %s: « %s » opérandes invalides opérandes invalides (sections %s et %s) pour « %s » opérandes invalides (sections %s et %s) pour « %s » en définissant « %s » opérandes invalide pour l'op cross-unit opérandes invalides pour opcode opérandes invalides pour l'opcode %s: « %s » encodage invalide ou non supporté dans .cfi_lsda encodage invalide ou non supporté dans .cfi_personality adresse relative au PC invalide registre de performance invalide nom d'opération pref invalide priorité « %lu » invalide pseudo opération invalide le registre quickrot spécifié est invalide l'unité quickrot spécifiée est invalide limite invalide dans la liste des registres vectoriels registre invalide registre « %s » invalide pour l'instruction « %s » expression de registre invalide registre invalide pour l'accès mémoire liste de registres invalide liste de registres invalide pour l'opérande %d liste de registres invalide pour les instructions push/pop masque de registre invalide nom de registre invalide numéro de registre invalide (%ld) pour « %s » numéro de registre invalide (%ld) pour l'instruction « %s » numéro de registre invalide: %d n'est pas dans [r0--r7] opérande registre invalide opérande n°1 de registre invalide opérande n°2 de registre invalide opérande n°3 de registre invalide opérande n°4 de registre invalide taille d'opérande de registre invalide pour « %s » opérande de registre invalide : %s plage de registre invalide pas de registre invalide pour l'opérande %d – « %s » registre invalide: r15 illégal résultat de relâche de fragment invalide expression de réadressage invalide réadressage invalide réadressage %s invalide pour le champ expression de réadressage invalide réadressage invalide pour l'instruction « %s » réadressage invalide pour le champ réadressage invalide pour l'instruction réadressage invalide pour l'opérande %d de « %s » réadressage invalide pour l'opérande %i de « %s » réadressage invalide dans la position d'instruction %i rotation invalide mode d'arrondi incorrect registre scalaire invalide dans la liste segment invalide « %s » décalage invalide décalage invalide pour le mode d'adressage de l'offset du registre opérateur de décalage invalide valeur de décalage illégale: %ld forme courte d'un opérande immédiat en virgule flottante invalide taille de nop seul invalide: %d (valeur attendue entre [0, %d]) expression smc invalide opérande de mémoire source invalide registre source invalide liste de registres source invalide unité source invalide suffixe invalide suffixe invalide après le registre. expression swi invalide option invalide -m%s opérande symbolique invalide syntaxe invalide syntaxe invalide pour le directive .dn syntaxe invalide pour le directive .qn syntaxe invalide pour le directive .req syntaxe invalide pour le directive .unreq nom de registre système invalide version matérielle cible invalide type invalide pour le bassin de littérales valeur d'opérande non étendue invalide opcode unwind incorrect utilisation invalide de « =immediate » utilisation invalide du réadressage %s utilisation invalide de « MSL » utilisation invalide de « MUL » utilisation invalide d'un décalage de registre 32 bits utilisation invalide d'un décalage de registre 64 bits utilisation invalide de l'opérateur « %s » mauvaise utilisation d'un registre vectoriel valeur invalide pour un registre à usage spécial taille de groupe de vecteurs invalide registre vectoriel invalide dans la liste nom de registre vectoriel invalide nom de version « %s » invalide pour le symbole « %s » masque d'écriture « %s » invalide masque de zérotage « %s » invalide valeur de is_stmt n'est pas 0 ou 1 le numéro isa est plus petit que un saut pas à 3..10 octets (est %d) sauter par dessus les nop de remplissage hors de portée cible du saut hors limite cible du saut hors limite; aucun trampoline adéquat trouvé saut vers un symbole dans un autre mode ISA saut vers une adresse mal alignée (0x%lx) rebuts « %s » après l'expression rebut « %s » après le registre rebut après l'opérande %u de « %.*s » rebut à la fin de la ligne, premier caractère non reconnu est « %c » rebut à la fin de la ligne, premier caractère non reconnu évalué en 0x%x rebut à la fin de la ligne: « %s » rebut à la fin de la ligne: « %s » rebut à la fin de la chaîne de machine, le premier caractère non reconnu est « %c » rebut trouvé après l'instruction : %s.%s « la » doit être utilisé avec un symbole. « %s » la utilisé pour charger une adresse 64 bits; il est recommandé d'utiliser dla étiquette « $%d » redéfinie étiquette « %ld$ » redéfinie l'étiquette « %s » n'a pas été définie dans cette section dwarf étiquette après « || » étiquette après le prédicat étiquette pas au début du paquet d'exécution les étiquettes ne sont pas valables dans des paquets étiquette manquante étiquette manquante dernier registre doit être r7 ldr vers le registre 15 doit être aligné sur 4 octets ldrd/strd exige une paire de registre paire:impaire l'opérande leb128 est un symbole indéfini : %s opérande de gauche est un grand nombre; entier 0 assumé opérande de gauche est un nombre flottant; entier 0 assumé longueur longueur n'est pas nécessaire longueur de .lcomm « %s » est déjà %ld. N'a pas été changé à %ld. débordement de li: hi32:0x%x lo32:0x%x étiquette li rd n'est pas une forme d'instruction correcte désaccord de l'ABI libbfd ligne %d: rep ou repi doit inclure au moins 4 instructions ligne %d: type de réadressage inconnu: 0x%x numéro de ligne (%d) pour la directive .stab%c ne peut s'insérer dans le champ d'index (20 bits) numéros de lignes doivent être positifs; numéro de ligne %d rejeté le registre de lien doit être dans un registre avec un numéro bas l'unité de registre de lien doit être parmi %s insertion dans le pool littéral a échoué position de bassin de littéraux requise avec text-section-literals; spécifié le avec .literal_position débordement du pool de littéraux littéral référencé à travers une frontière de section mode d'adressage lk sont invalides pour un mode d'adressage par registre adressant la mémoire la pseudo instruction lmi ne devrait pas utiliser une étiquette dans le champ imm registre LO requis réadressage lo() utilisé sur une instruction qui ne le supporte pas chargement du même registre dans une opération parallèle étiquette locale « %s » n'est pas définie étiquette locale trop grande près de %s long saut (jump) requis une boucle contenant moins de trois instructions peut déclencher un errata matériel la constante de décompte de boucle %ld est hors des limites [1..%d] la fin d'une boucle trop proche de la fin d'une autre boucle peut déclencher un errata matérial boucle cible ne réfère pas à une instruction de boucle dans la section boucle: déplacement 32 bits non supporté registre inférieur (r0-r15) attendu, pas '%.100s' 16 bits inférieurs du masque sont ignorés l'expression lui n'est pas dans les bornes 0..1048575 fonctionnalités m68k et cf sélectionnées toutes les deux macro %s n'est pas encore implémentée l'instruction macro a été étendue dans une instruction de mauvaise taille dans un slot d'un branchement 16 bits différé l'instruction macro a été étendue dans une instruction de mauvaise taille dans un slot d'un branchement 32 bits différé instruction macro étendue en de multiples instructions l'instruction macro a été étendue en de multiples instructions dans un emplacement de branchement différé macro invoquée ici macro requiert le registre $at alors qu'il n'est pas effectif macro requiert $at alors que $at est utilisé macro utilisée $at après ".set noat" macros imbriquées trop profondément l'opcode majeur n'est pas trié pour %s l'opcode majeur n'est pas dans la plage [0x%02x - 0x%02x] liste de registre mal formée dans push/pop masque pas sur un opérande de destination le masque élague les bits de l'opcode pour %s registres masque, index et de destination doivent être distincts registres masque, index et de destination devraient être distincts opérandes correspondants au opcode la valeur md5 est trop petite ou pas une constante md5_stream a échoué md_apply_fix: r_type 0x%x inconnu md_apply_fix: type de réadressage 0x%x inconnu md_estimate_size_before_relax destination mémoire nécessaire pour l'instruction « %s » après « xrelease » l'opcode mineur n'est pas dans la plage [0x00 - 0x3f] destination de branchement mal alignée données mal alignées décalage désaligné pas de concordance entre la taille du opcode et celle de l'opérande pas de concordance entre le registre et le suffixe non concordance du format « %s »: #slots = %d, #opcodes = %d .eb ne concorde pas types d'élément/structure en désaccord dans la liste parenthèses non concordantes .procend mal positionné opérande PIC mal positionné « %c » manquant « ) » manquant « ] » manquant + manquant .end manquant .end manquant à la fin de l'assemblage .end ou .bend manquant à la fin du fichier .endp manquant avant .cfi_startproc .fnstart manquant avant la directive de déroulement .func manquant .proc manquant = manquant fanions CPS manquants nom de DSP manquant « %s » taille de tuile ZA manquante [ manquant ] manquant « ) » manquante « ) » manquante après les paramètres formels dans la définition de la macro « %s » « .end » manquant « ] » manquant « lock » manquant avec « %s » « } » manquant « } » manquante dans « %s » « } » ou « , » manquant dans le pseudo suffixe nom d'abi manquant « %s » alignement manquant indice d'alignement manquant extension d'architecture manquante nom d'architecture manquante « %s » argument manquant argument manquant pour la directive %s_check séparateur d'argument « , » manquant pour .cpsetup type de bloc manquant accolades manquantes pour l'opérande %d décompte de break manquant argument d'appel manquant signature d'appel manquante classe manquante apostrophe de fermeture manquant; (assumé) « " » fermant manquant « %c » fermant manquant accolade fermante manquante parenthèses fermante manquante virgule manquante virgule manquante après la constante de insn virgule ou deux-point manquant code de condition manquant dans la directive de contrôle structurée architecture cpu manquante nom de cpu manquant « %s » « do » manquant taille d'élément manquante nom du mode d'émulation manquant expression manquante expression manquante pour la largeur du papier expression manquante dans la directive .abiversion expression manquante dans la directive .localentry expression manquante dans la directive .size fanions manquants: « P », « N » ou « Z » requis nom de fpu manquant « %s » taille de cadre manquante suffixe horizontal ou vertical manquant pour l'opérande %d expression immédiate manquante décalage immédiat manquant étiquette manquante étiquette « %s » manquante dans la fonction « %s » peut résulter en cfg imprécis expression locale manquante index local manquant paramètre du modèle manquant nom manquant décalage manquant offset manquant dans l'adressage pré indexé opérande manquant opérande manquant après la virgule opérande manquant; zéro assumé expression d'offset manquante ou erronée expression de déplacement manquante ou invalide « %s » expression de déplacement invalide ou manquante « %s » alors 0 est assumé à sa place expression manquante ou invalide « %s » expression immédiate manquante ou invalide « %s » type de prédicat manquant nom de symbole réel manquant index de registre manquant type de réadressage manquant chaîne renommée manquante argument réservé de current_memory/grow_memory manquant champ de rotation manquant après la virgule séparateur manquant longueur de décalage manquante taille manquante expression de la taille manquante expression sizeof_stub manquante taille de pile manquante chaîne manquante nom de symbole manquant nom de symbole manquant pour la directive .variant_cc index de table manquant « then » manquant « to » ou « downto » manquant type manquant suffixe de type manquant valeur manquante nom de version manquant dans « %s» pour le symbole «%s » suffixe de mnémonique utilisé avec « %s » plus de 65K de mots dans le bassin mov ne peut utiliser un port RD comme destination caractère sur plusieurs octets (%#x) rencontré dans %s caractère sur plusieurs octets (%#x) rencontré dans %s à ou près de la ligne %u caractère sur plusieurs octets (%#x) rencontrée en entrée « || » multiples sur la même ligne branchements ou sauts multiples dans le même paquet spécifications multiples de condition multiples noms d'émulation spécifiés plusieurs formats spécifiés pour un paquet: utilise « %s » littéraux multiples dans l'expansion spécifications multiples movx spécifications multiples movy spécifications multiples de traitement parallèle multiples prédicats sur la même ligne multiples sections remappés vers la section de sortie %s constantes vediv multiples versions multiples [«%s»|«%s»] pour le symbole «%s» constantes vlen multiples constantes vlmul multiples constantes vma multiples constantes vsew multiples constantes vta multiples écritures multiples dans le même registre doit être @(r0,...) il faut fournir temp si la destination chevauche le masque vous devez spécifier les extensions à ajouter avant celles à retirer un qualificatif PIC est requis avec le symbole. « %s » @GOT ou @GOTOFF requis. %s alignement négatif octet de contrôle nop négatif, ignoré décalage négatif taille négative valeur négative ignorée dans %s blocs .bs imbriqués directive .ent imbriquées boucle pipelinée par le logiciel imbriquée saut de ligne dans le titre la nouvelle largeur du papier est trop petite nouvelle section « %s » définie sans attributs - cela pourrait causer des problèmes « next » en dehors de la boucle structurée pas de réadressage sur %d octets pas de « ( » correspondant à « ) » pas de « [ » correspondant à « ] » pas de pseudo-op .cprestore utilisé dans le code PIC pas de pseudo-op .frame utilisé dans le code PIC pas d'encodage EVEX pas de numéro de réadressage HOWTO loong %d pas d'encodage VEX/XOP aucune architecture ne contient toutes les instructions utilisées aucun caractère base64 n'est attendu après les caractères « = » de remplissage pas compilé avec le support pour x86_64 32 bits pas compilé pour le support de format de fichier objet de 64 bits pas compilé avec le support pour ix86 pas compilé avec le support pour x86_64 aucun pointeur de fichier courant pas de symbole d'entrée pour la fonction globale « %s » aucun nom de fichier après l'option -t aucun nom de fichier après le pseudo-op .INCLUDE pas d'unité en virgule flottante spécifiée pas de type de fonction pour le réadressage PLT pas d'entrée hppa_fixup entry pour le correctif du type 0x%x aucun suffixe de mnémonique d'instruction fourni et pas d'opérande registre aucun suffixe de mnémonique d'instruction fourni et pas d'opérande registre; ne peut déterminer la taille de « %s » aucun suffixe de mnémonique d'instruction fourni; ne peut déterminer la taille de l'immédiat aucune section dwarf XCOFF connue pour le fanion 0x%08x aucune correspondance pour insn : %s %s pas de fragment enregistré pour le littéral aucune relaxation trouvée pour cette instruction. pas de numéro de séquence après !%s pas de modificateur de taille après le point, .w assumé pas de tel modificateur d'architecture: « %s » pas de telle architecture: « %s » pas de telle instruction: « %s » pas de telle extension machine « %s » pas de définition GREG satisfaisante pour les opérandes pas d'étiquette spécifiée pour %s pas de façon de traiter .file à l'intérieur d'une section .ent/.end no-auto-litpools est incompatible avec auto-litpool-limit saut non PIC utilisé dans la librairie PIC expression non absolue dams le champ de constante valeur non absolue utilisée avec .space/.bes .sleb128 non constant n'est pas supporté compteur d'octet n'est pas une constante expression n'est pas une constante dans la déclaration « .elseif » expression n'est pas une constante dans la déclaration « .if » décompte de remplissage non constant dans une section absolue game de registres non contiguë opérande OPF n'est pas immédiat, ignoré l'opérande non optionnel %d suit l'opérande optionnel dans %s réadressage non relatif au PC pour un champ relatif au PC n'est pas une instruction de 16 bits « %s » pas assez d'opérandes (%d) pour « %s »; attendu %d pas de support pour réadressage champ de bits format : %c%c %s args : %s nombre (0x%llx) plus grand que 32 bits nombre (0x%lx) plus grand que 32 bits nombre invalide nombre plus grand que 64 bits le nombre doit être positif et plus petit que %d nombre de jetons littéraux != 1 non concordance du nombre d'opérandes une vue numérique peut uniquement être affirmée à zéro opérande d'adresse impaire: %ld déplacement impair à %x distance impaire de branchement (0x%lx octet) distance impaire de branchement (0x%lx octets) nombre impaire ne peut être utilisé ici nombre impair d'octets dans la description de l'opérande registre impaire ne peut être utilisé ici offset et base doivent provenir de la même unité le décalage à une taille différente de la base l'offset dans l'opérande %u de « %.*s » n'est pas divisible par %u l'offset dans l'opérande %u de « %.*s » est hors limite l'offset doit être un multiple de %d l'offset doit être zéro dans l'encodage ARM l'offset n'est pas un multiple de 4 offset hors limite débordement de l'offset (%+ld) débordement de l'offset (%+lld) décalage vers une destination non alignée décalage d'adresse trop grand valeur d'offset hors limite seul le décalage « LSL » est permis seul « MUL VL » est permis seul « MUL » est permis seulement les registres D et Q peuvent être indexés seulement les registres D peuvent être indexés seul le décalage LSL est permis en mode thumb seulement SUBS PC, LR, #const permis seule une expression constante est permise seul des constantes de décalage sont supportées dans une section absolue seul le zéro en virgule flottante est autorisé comme valeur immédiate seul les registres lo sont permis avec un immédiat seuls les 16 bits inférieurs du premier opérande sont utilisés un type seulement devrait être spécifié pour l'opérande seulement un nom de version avec « @@@ » est autorisé pour le symbole « %s » seul r0 peut être utilisé comme registre de décompte d'octet seul le champs d'octet r0.bX de r0 peut être utilisé comme décompte d'octet seul r15 est permis ici seuls des types de blocs uniques sont permis seuls deux registres consécutifs VFP SP sont permis ici opcode %s pas trouvé dans la table de hachage des opcodes l'opcode « %s » n'est pas supporté pour la cible %s opcode « %s »: ne peut trouver la définition littérale opcode « %s »: n'a pu analyser l'opérande « %s » dans « %s » opcode « %s »: pas d'opnom lié « %s » pour la pré condition dans « %s » opcode « %s »: la pré condition contient seulement des constantes dans « %s » opcode « %s »: le remplaçant n'a pas %d op opcode « %s »: le remplaçant n'a pas %d ops opcode « %s »: opérande « %s » non identifié dans « %s » opcode « NOP.N » non disponible dans cette configuration opcode « %s » n'est pas supporté pour la cible %s opcode n'a pas d'effet l'opcode n'est pas trié pour %s opcode manquant ou pas trouvé sur la ligne d'entrée opcode non supporté en mode « insn32 » opcode non supporté dans le mode « insn32 » « %s » opcode non supporté sur ce processeur: %s (%s) opcode pas valable pour cette variante de cpu opcode résiduel (%#llx) trop large opcode résiduel (%#lx) trop large le réadressage spécifique à un opcode %s est utilisé en dehors d'une instruction les opcodes « %s » (emplacement %d) et « %s » (emplacement %d) ont tous les deux des accès de ports volatiles les opcodes « %s » (emplacement %d) et « %s » (emplacement %d) écrivent dans le même port les opcodes « %s » (emplacement %d) et « %s » (emplacement %d) écrivent dans le même registre les opcodes « %s » (emplacement %d) et « %s » (emplacement %d) écrivent dans le même état ouverture CFI à la fin du fichier; directive .cfi_endproc manquante opérande l'opérande %d doit être %s — « %s » opérande %d doit être un immédiat l'opérande %d doit être une expression immédiate l'opérande %d doit être une constante opérande %d doit être scalaire l'opérande %d doit être le même registre que l'opérande 1 — « %s » l'opérande %d doit avoir une taille de groupe de vecteurs de %d – « %s » l'opérande %d doit avoir la même valeur immédiate que l'opérande 1 — « %s » opérande %d de « %s » a une valeur « %u » invalide opérande %d de « %s » a une valeur « %u » hors limite opérande %d hors limite recouvrement de l'opérande %d dans %s opérande %d : registre de base spécifié mais est zéro opérande %d : nom %s attendu opérande %d : le nom %s est attendu comme registre de base opérande %d : le nom %s est attendu comme registre d'index opérande %d : opérande illégal opérande %d: expression use illégale: « %s » opérande %d : registre d'index spécifié mais est zéro opérande %d : paire de registres en virgule flottante (FPR) invalide (les opérandes valables pour une FPR sont 0, 1, 4, 5, 8, 9, 12 ou 13) opérande %d : le champ de longueur spécifié est invalide opérande %d : suffixe d'opérande invalide opérande %d : opérande %s manquant opérande %d : registre général impair spécifié comme paire de registres opérande %d : opérande hors limite (%ld n'est pas entre %ld et %ld) opérande %d : opérande hors limite (%lld n'est pas entre %lld et %lld) opérande %d : erreur de syntaxes ; « %c » n'est pas permis ici opérande %d : erreur de syntaxe : « , » attendue opérande %d : erreur de syntaxe ; « ( » manquante après le déplacement opérande %d : erreur de syntaxe : « ) » manquante après le registre de base opérande %d : trop de correctifs opérande %s0x%lx hors limite. l'opérande %u « %s%s » dénote implicitement « %s%s » vers le groupe « %s%s » dans « %s » opérande %u de « %.*s » est en lecture seule opérande %u de « %.*s » est en écriture seule opérande %u de « %.*s » n'est pas un registre de base valide opérande %u de « %.*s » n'est pas une référence mémoire valide opérande %u de « %.*s » n'est pas valide comme registre d'adresse de retour opérande %u de « %.*s » n'est pas une constante opérande %u de « %.*s » du mauvais côté l'opérande %u de « %.*s » est hors limite opérande 1 doit être FPSCR erreur d'index d'opérande pour %s l'opérande n'est pas une constante absolue opérande n'est pas un immédiat l'opérande n'est pas la duplication du précédent débordement du masque de l'opérande opérandes ne concordent pas — « %s » l'opérande doit être un registre LR l'opérande doit être un registre SP l'opérande doit être une constante l'opérande doit être une constante ou une étiquette opérande doit être un multiple de 2 opérande doit être un multiple de 4 opérande doit être absolu dans les bornes %lx..%lx et non pas %lx opérande doit être absolu dans les bornes %u..%u et non pas %ld l'opérande doit être r12 nombre d'opérandes ne concordent pas opérande hors limite opérande hors limite (%d n'est pas entre %d et %d) opérande hors limite (%ld n'est pas entre %ld et %ld) opérande hors limite (%lld n'est pas entre %lld et %lld) opérande hors limite, instruction a été étendue opérande hors limite: %ld opérande hors limite: %lu opérande hors limite: 0x%lx débordement de l'opérande l'opérande référence R%ld de l'instruction avant la précédente. l'opérande référence R%ld de l'instruction précédente. l'opérande référence le R%ld du chargement précédent. non concordance de la taille d'opérande la taille de l'opérande doit être spécifiée pour VMOV immédiat la taille de l'opérande doit correspondre à la largeur du registre non concordance du type d'opérande les types de l'opérande ne peuvent pas être inférés valeur d'opérande hors limite pour l'instruction tailles/opérandes ne concordent pas opérandes 0 et 1 doivent être le même registre opérandes pour l'opcode « %s » ne correspondent à aucun format valable opérandes ne concordent pas opérandes n'étaient pas réductibles au moment de l'assemblage operation combine des symboles dans différents segments l'option « %s » ne peut pas être inversée option « %s » n'est pas reconnue option « -%c%s » est dépréciée: %s option « -A%s » est dépréciée: utilisez « -%s » ou plus mémoire épuisée hors limite la valeur de correctif relative à l'étiquette est hors limites afficher des messages d'erreur verbeux débordement débordement durant le branchement vers %s; converti en une séquence d'instructions plus longue débordement dans l'argument immédiat débordement dans la table de littéraux (.lit8) débordement dans la table de littéraux (.lita) p2align n'est pas supporté pour cette cible conflit d'empaquetage: %s doit être soumis séquentiellement bourrage ajouté parallèle l'instruction parallèle ne suit pas une autre instruction parenthèses ignorées erreur d'analyse PC ne peut être utilisé en mode réécriture relatif au PC offset d'adresse relatif au PC est hors limite offset de chargement relatif au PC n'est pas aligné sur un mot offset de chargement relatif au PC est hors limite l'offset relatif au PC est hors limite, il doit tenir dans 16 bits l'offset relatif au PC est hors limite, il doit tenir dans 32 bits erreur d'instruction pce (16 bits || 16 bits). pcrel pour branchement vers %s est trop loin (0x%lx) pcrel pour branchement vers %s est trop loin (0x%x) pcrel pour loopt est trop éloigné (0x%lx) pcrel pour lrw/jmpi/jsri vers %s est trop loin (0x%lx) le décalage pcrel pour le branchement vers %s est trop loin (0x%lx) réadressage pcrel pas permis dans une instruction pcrel trop éloigné pcrel trop éloigné BFD_RELOC_BFIN_10 pcrel trop éloigné BFD_RELOC_BFIN_11_PCREL pcrel trop éloigné BFD_RELOC_BFIN_12 pcrel trop éloigné BFD_RELOC_BFIN_24 pcrel trop éloigné BFD_RELOC_BFIN_5 pcrel trop loin BFD_RELOC_MOXIE_10 routine de personnalité requise avant la directive .handlerdata routine de personnalité spécifiée dans un cadre cantunwind registre de pointeur (X, Y ou Z) requis registre de pointeur (Y ou Z) requis registre de pointeur Z requis les polymorphes ne sont pas activés. Utilisez l'option -mP pour l'activer. le post-index doit être un registre expression post-indexée utilisée dans une instruction de préchargement post-incrémentation pas supportée powerpc_operands[%d] double powerpc_operands[%d] powerpc_operands[%d].bitm invalide instruction pre-indexée attendue le prédicat n'est pas suivi d'une instruction. prédicat sur A0 n'est pas supporté sur cette architecture prefer-const16 entre en conflit avec prefer-l32r prefer-l32r entre en conflit avec prefer-const16 fin prématurée d'un préfixe virgule flottante .ent précédent pas fermé par un .end entrée CFI précédente n'est pas fermé (.cfi_endproc manquant) la séquence « %s » précédente n'a pas été fermée le movx précédent exige nopy le movy précédent exige nopx les attributs d'architecture elf doivent apparaître avant toute instruction profilage dans une section absolue ? la pseudo instruction « %s » n'est pas supportée pseudo préfixe avant l'étiquette ; ignoré pseudo préfixe sans instruction pseudo-op illégal à l'intérieur de .struct/.union le pseudo préfixe est en conflit avec le spécificateur d'encodage push/pop ne supporte pas {reglist}^ le prédicat qualifiant n'est pas suivi d'une instruction offset de branchement rapide %d hors des limites %d à %d r0-r12, lr ou APSR attendus r12 n'est pas permis ici r13 n'est pas permis ici r14 n'est pas permis comme premier registre quand le second registre est omis r14 n'est pas permis ici r15 utilisé comme registre de base de stockage n'est pas permis r15 n'est pas permis ici r2 ne devrait pas être utilisé en mode d'adressage indexé rd doit être un nombre paire. rdhi et rdlo doivent être différents rdhi, rdlo et rm doivent tous être différents code réentrant le CSR en lecture seule est écrit avec « %s » le type d'enregistrement n'est pas valable type_enregistrement_invalide symbole redéfini ne peut être utilisé sur un réadressage redéfinition du registre global redéfinition du type MCU « %s » en « %s » préfixe %s redondant reg devrait être <= 31 reg-reg attendu registre « %s%s » ne peut être utilisé ici l'alias de registre %s est déprécié, utilisez plutôt %s registre attendu registre attendu, mais a eu '%.6s' registre attendu, pas '%.100s' registre hors ordre registre de mauvaise taille pour le mot %s registre de mauvaise taille pour l'adresse %s la liste doit contenir un nombre paire de registres la liste de registres doit provenir de la même unité une liste de registres doit contenir au moins 1 registre et au plus 16 registres une liste de registres doit contenir au moins 1 registre et au plus 32 registres la liste des registres ne doit pas contenir de doublons liste de registres n'est pas en ordre croissant le registre doit être soit sp ou soit spécifié par une directive unwind_movsp précédente nom de registre ou numéro de registre 0 à 31 requis nom de registre ou numéro de registre 16 à 31 requis le registre numéro %u n'est pas supporté sur cette architecture numéro de registre au-dessus de 15 requis numéro de registre hors limite numéro de registre trop grand pour push/pop le décalage de registre n'est pas permis en mode d'adressage pré indexé opérande de registre attendu mais on a trouvé un scalaire registre hors limite dans la liste paire de registre pour l'opérande %u de « %.*s » n'est pas une paire pair/impair valide registre r%d hors limite registre r0 ne peut être utilisé ici registres r16-r23 requis registre r24, r26, r28 ou r30 requis gamme de registres n'est pas en ordre croissant registre rh%d hors limite registre rl%d hors limite registre rq%d n'existe pas registre rq%d hors limite registre rr%d n'existe pas registre rr%d hors limite registre identique à la base de réécriture décalage de sauvegarde du registre n'est pas un multiple de %u la mise à l'échelle du registre est ignorée ici section de registre a un contenu pas des registres doit être 1 pas des registres doit être 1 ou 2 syntaxe du registre est .register %%g[2367],{#scratch|symbolname|#ignore} non concordance du type de registre l'unité de registre doit être parmi %s valeur de registre utilisée comme expression les registres ne peuvent pas être les mêmes rel trop éloigné BFD_RELOC_16 rel trop éloigné BFD_RELOC_8 débordement de réadressage rel31 adresse relative hors limite appel relatif hors limite saut relatif hors limite instruction non reconnue dans indice de relaxation: ligne %d. les branches relaxables ne sont pas supportées dans une section absolue relaxation non supportée relâche d'un branchement hors limite dans le saut (jump) réadressage %d n'est pas supporté dans le format du fichier objet réadressage n'est pas dans une (partie corrigée de) section le champ relocalisé et le type relocalisé diffèrent sur le signe réadressage %s n'est pas supporté par l'ABI actuelle réadressage ne peut être fait avec -mrelocatable le réadressage n'est pas supporté réadressage non permis réadressage non applicable réadressage hors limite débordement de réadressage le qualificatif de réadressage ne correspond pas à la taille de l'instruction le réadressage n'est valide que dans du code thumb1 compteur de répétition < 0; .fill ignoré le compteur de répétition ne peut être utilisé avec %s instruction de répétition utilisée avec une instruction en mode non-registre remplacement du préfixe « rep »/« repe » par « bnd » les %d bits inférieurs de imm doivent être 0. le déplacement exigé n'a pas été donné dans la référence indirecte bits inférieurs résiduels dans le réadressage différentiel pmem conflit de ressource (A%d) conflit de ressource (fanion C) conflit de ressource (fanion F) conflit de ressource (PSW) conflit de ressource (R%d) reste de la ligne ignorée; premier caractère ignoré est « %c » restauration sans sauvegarde le numéro de colonne de retour %d déborde dans le CIE version 1 obtenu de mips_ip(%s) insn_opcode = 0x%x le pseudo-préfixe rex2 ne peut être utilisé opérande de droite est un grand nombre; entier 0 assumé opérande de droite est un nombre flottant; entier 0 assumé ror #imm n'est pas supportée rotation ne peut être que 0, 8, 16 ou 24 arrondi vers le bas le premier opérande flottant vers un entier signé arrondi vers le bas le premier opérande flottant vers un entier non signé rva sans symbole suffixe s dans une instruction de comparaison est déprécié débordement du décalage du code s3_PIC (max 16 bits signés) même fanion oszc utilisé deux fois même type de préfixe utilisé deux fois l'instruction fp16 scalaire ne peut pas être conditionnelle, le comportement est IMPRÉVISIBLE l'indexe scalaire doit être constant index scalaire hors limite le scalaire doit avoir un indexe scalaire hors limite scalaire hors limite pour une instruction de multiplication facteur d'échelle invalide pour cette architecture; a besoin de cpu32 ou 68020 ou plus facteur d'échelle de %d sans registre d'index instruction score3d. réadressage sdaoff() utilisé sur une instruction qui ne le supporte pas deuxième seconde directive .ent trouvée avant la directive .end second opérande manquant second opérande doit être un 1 second opérande doit être un 4 second opérande de .insn n'est pas constante le second registre devrait être plus grand que le premier registre le second registre devrait suivre le tiret dans la liste de registres section la section %s a déjà un groupe (%s) section %s renommée plusieurs fois la section « %s » s'est terminée avec un bloc IT ouvert. la section « %s » s'est terminée avec un bloc VPT/VPST ouvert. section « %s » ayant l'alias « %s » n'est pas utilisée alignement de section doit être >= 4 octets pour garantir la sécurité de MULS/MULU changement de section à partir de la paire BSPEC/ESPEC n'est pas supporté la section n'a pas un alignement suffisant pour garantir des chargements sûrs relatifs au PC le nom de section « %s » est déjà défini comme un autre symbole recherche jusqu'à la fin de .incbin a échoué « %s » segment écrasement de segment sur « %s » est inefficace le FPU choisi ne supporte pas l'instruction l'architecture sélectionnée ne supporte pas les instructions de branchements conditionnels larges le processeur sélectionné n'a pas toutes les fonctionnalités de l'architecture sélectionnée le processeur sélectionné ne supporte pas la forme « A » de cette instruction le processeur sélectionné ne supporte pas la variante 32 bits de l'instruction « %s » le processeur choisi ne supporte pas les opcodes ARM le processeur choisi ne supporte pas l'extension DSP le processeur choisi ne supporte pas l'extension PACBTI le processeur choisi ne supporte pas le nom de champ PSTATE « %s » le processeur choisi ne supporte pas l'instruction SETPAN le processeur choisi ne supporte pas les opcodes THUMB le processeur choisi ne supporte pas « %s » le processeur choisi ne supporte pas « %s » en mode ARM le processeur choisi ne supporte pas « %s » en mode Thumb le processeur choisi ne supporte pas « %s » en mode Thumb-2 le processeur sélectionné ne supporte pas l'instruction bf16 le processeur sélectionné ne supporte pas l'instruction cde le processeur sélectionné ne supporte pas l'instruction fp16 le processeur sélectionné ne supporte pas l'instruction le processeur sélectionné ne supporte pas le registre spécialisé demandé le processeur choisi ne supporte pas le nom de registre système « %s » format de cible sélectionné « %s » inconnu numéro de séquence utilisé pour !tlsgd!%ld numéro de séquence utilisé dans !tlsldm!%ld séquentiel set peut uniquement utiliser le port RD comme source set: nombre n'est pas dans les bornes -2147483648..4294967295 set: nombre n'est pas dans les bornes 0..4294967295 l'utilisation de setend est déprécié avec ARMv8 setsw: nombre n'est pas dans les bornes -2147483648..4294967295 initialisation incorrecte des attributs de section de %s initialisation incorrecte du type de section pour %s setx: registre temporaire G0 illégal setx: registre temporaire identique au registre de destination la longueur du décalage n'est pas entre 0 et 63 décalage par registre pas permis en mode thumb nombre de décalages expression de décalage attendu l'expression de décalage est trop grande le décalage d'un immédiat doit être 1, 2 ou 3 pour les accès à des demi-mots, mots ou double mots respectivement le décalage doit être constant décalage pas permis pour un champ de bits immédiat opérateur de décalage attendu décalage hors limite valeur de décalage supérieure à 3 pas permise en mode thumb les décalages dans les instructions CMP/MOV sont uniquement supportées dans la syntaxe unifiée branchement short avec un décalage zéro: utiliser :w indicateur de raccourci invalide débordement de .word signé; commutation peut être trop grande; %ld à 0x%lx l'opérande de l'instruction signée est hors limites, il doit tenir dans 32 bits nombre signé valeur signée hors limite valeur PCREL signed16 hors limite valeur PCREL signed37 hors limite valeur PCREL signed43 hors limite les instructions simd opèrent sur des valeurs par paires (préfixe L) l'instruction simple occupe %u octets mais la limite de .bundle_align_mode est %u octets taille (%ld) hors limite, ignoré taille n'est pas 4 ou 6 taille négative; .fill ignoré taille de « %s » est déjà %ld; n'a pas été changé en %ld l'écrasement de la taille n'est pas permis avec « %s » la valeur de taille pour la directive d'espace est trop grande: %lx escamotage (%ld) ou compte (%ld) invalide pour la taille du fichier (%ld) passe outre SFrame FDE ; registre %s %u dans .cfi_register passe outre SFrame FDE ; registre %s %u dans .cfi_val_offset passe outre SFrame FDE ; .cfi_def_cfa_offset sans registre de base CFA actif passe outre SFrame FDE ; .cfi_negate_ra_state_with_pc passe outre SFrame FDE ; ..cfi_remember_state sans état SFrame FRE précédent passe outre SFrame FDE ; .cfi_window_save passe outre SFrame FDE ; insn CFI %s (%#x) passe outre SFrame FDE ; FP sans RA sur la pile passe outre SFrame FDE ; registre non SP/FP %u dans .cfi_def_cfa passe outre SFrame FDE ; registre non SP/FP %u dans .cfi_def_cfa_register passe outre SFrame FDE ; registre ra %u pas par défaut escamotage des préfixes sur « %s » escamotage d'une instruction de 2 mots la pseudo instruction smi ne devrait pas utiliser une étiquette dans le champ imm quelques symboles sont non définis; zéro assumé source les unités source et adresse ne doivent pas être partagées pour ce mode d'adressage les incréments source et destination doivent correspondre source et destination doivent être différents registres source et destination doivent être dans des unités différentes opérande source doit être une adresse absolue de 16 bits opérande source doit être un registre de 8 bits registre source doit être dans l'unité de déclenchement registre source doit être r1 registre source identique à la base de réécriture arrière le registre source devrait avoir un numéro pair les registres source devraient avoir un numéro pair source1 et dest doivent être le même registre allocation d'espace trop complexe dans la section absolue allocation d'espace trop complexe dans la section commune sparc convert_frag instruction spéciale de gauche « %s » écrase l'instruction « %s » du conteneur de droite position spécifiée n'était pas alignée TETRA enregistrement spill_mask non implémenté. spu convert_frag opérandes parasites; (%d opérandes/instructions au maximum) l'instruction st/ld offset 23 a été désactivée. la disposition de la trame de pile ne correspond pas à la routine de personnalité disposition de la trame de pile trop complexe pour le dérouleur incrément de pile doit être un multiple de 4 le décalage du pointeur de pile est trop grand pour la routine de personnalité préfixe « %s » autonome adresse de départ non supportée étrange hauteur de papier, initialisé sans format « \ » superflu le pas doit être un multiple de 64, les 6 bits inférieurs sont ignorés pas de 2 pas disponible quand la taille de l'élément est 8 chaîne trop grande (%lu octets) chaînes doivent être placées dans une section supporter l'interaction ARM/Thumb swp{b} est déprécié pour ARMv6 et ARMv7 swp{b} est obsolète pour ARMv8 et suivants symbole « %s » est indéfini; zéro assumé le symbole %s est dans une section différente le symbole %s est faible et pourrait être remplacé plus tard symbole « %s » a déjà son type défini le symbole « %s » contient des caractères multi-octets symbole « %s » déjà défini le symbole « %s » avec plusieurs versions ne peut pas être utilisé dans un réadressage symbole « %s » ayant l'alias « %s » n'est pas utilisé symbole « %s » déjà défini symbole « %s » ne peut être à la fois weak et common symbole « %s » est déjà défini symbole « %s » est déjà défini comme « %s »/%s%ld boucle de définition de symbole rencontrée à « %s » symbole dans .toc ne concorde avec aucun .tc nom de symbole pas reconnu dans la locale actuelle débordement lors du calcul de la taille du symbole symbole trop éloigné le type de symbole « %s » n'est pas supporté par les cibles MIPS type de symbole « %s » n'est supporté que par les cibles GNU et FreeBSD le type de symbole « %s » n'est supporté que par les cibles GNU symbole%d symbole+décalage@%s signifie symbole@%s+décalage symbole+offseti@%s non supporté opérande symbolique pas permis symboles assignés avec .asg doivent débuter avec une lettre symboles assignés avec .eval doivent débuter avec une lettre erreur de syntaxe erreur de syntaxe dans .startof. ou .sizeof. erreur de syntaxe dans @(disp,[Rn, gbr, pc]) erreur de syntaxe dans @(r0,...) erreur de syntaxe dans @(r0...) erreur de syntaxe dans la liste des registres erreur de syntaxe dans la directive de contrôle structurée erreur de syntaxe: code de condition inattendu erreur de syntaxe: registre inattendu erreur de syntaxe: registre système inattendu erreur de syntaxe: valeur manquante avant le nom du registre erreur de syntaxe: registre vectoriel inattendu erreur de syntaxe; fin de ligne, attendait « %c » erreur de syntaxe; obtenu « %c », attendait « %c » le nom de registre système « %s » est déprécié et pourrait être supprimé dans une version ultérieure registres systèmes ne peuvent être inclus dans la liste étiquette non repérée pour le .tag %s cible hors limite réadressage tdaoff() utilisé sur une instruction qui ne le supporte pas commutateur temporaire pour la vidange texte de l'étiquette « %s » aligné sur une frontière impaire l'architecture %d bits %s ne supporte pas l'extension « %s » le nom %s « %s » est trop long (maximum 16 caractères) le format de fichier XCOFF ne supporte pas des sections arbitraires l'extension « %s » requiert %s%d à la révision %d ou plus l'extension « %s » requiert des FPR 64 bits l'extension « %s » a été retirée dans %s%d révision %d la chaîne d'architecture de -march et des attributs de l'architecture elf ne peut pas être vide le caractère égal ne peut pas être le deuxième caractère dans un bloc de quatre octets encodés en base64 le caractère égal ne peut pas démarrer un bloc de quatre octets encodés en base64 le premier opérande doit être un symbole le format en virgule flottante n'a pas été défini (ou a été désactivé) le dernier décalage est égal au premier décalage le dernier décalage est plus petit que le premier décalage le nombre de .indirect_symbols définis dans la section %s ne correspond pas au nombre attendu (%d définis, %d attendus) l'offset 0x%08lX n'est pas représentable les seuls suffixes valides ici sont « (plt) » et « (tlscall) » l'offset immédiat facultatif ne peut être que zéro le « %s » précédent devrait être suivi par « %s » plutôt que « %s » — « %s » la liste de registres doit avoir un pas de %d pour l'opérande %d – « %s » la liste de registres doit avoir un pas de %d ou %d pour l'opérande %d – « %s » le registre source ne doit pas être $0 le registre source ne doit pas être $31 l'option spécifiée n'est pas acceptée dans DSB l'option spécifiée n'est pas acceptée dans ISB le type de réadressage spécifié n'est pas permis avec un registre 32 bits le type de réadressage spécifié n'est pas permis pour MOVK la moitié supérieure d'un registre FP/SIMD 128 bits est attendue le type de %s est trop complexe; il sera simplifié l'utilisation de -mvle requiert -a32. l'utilisation de -mvle requiert un grand boutiste. L'instruction pour passer la main %s peut ne pas être dans la plage de délai. il n'y a pas de tailles de réadressages relatifs au PC il n'y a pas de réadressage non signé relative au PC troisième ce « %s » devrait avoir un immédiat précédant « %s » — « %s » ce « .arch pop » requiert que « .code%u%s » soit actif ce mode d'adressage n'est pas applicable pour l'opérande de destination ce mode d'adressage requiert une réécriture du registre de base ce réadressage de groupe n'est pas permis sur cette instruction cette instruction n'accepte pas un accumulateur cette instruction n'accepte pas un immédiat cette instruction implique l'utilisation de AdvSIMD du ARMv8.1. cette instruction requiert un adresse post indexée cette instruction ne va pas réécrire le registre de base cette instruction va réécrire le registre de base ce modificateur de réadressage n'est pas permis sur cette instruction cette chaîne ne peut pas contenir « \0 » ce type de registre ne peut pas être indexé l'instruction conditionnelle thumb devrait être dans le bloc IT trop peu d'opérandes trop peu d'opérandes registre/mémoire trop de !literal!%ld pour %s trop d'entrées .dim trop d'entrées .size trop de registres GREG alloués (maximum %d) trop d'instructions IVC2 à empaqueter ensembles trop d'instructions IVC2 à empaqueter avec une instruction core 16 bits trop d'instructions IVC2 à empaqueter avec une instruction core 32 bits trop d'arguments trop de correctifs trop d'instructions dans le paquet d'exécution trop de lda insns pour !gpdisp!%ld trop de ldah insns pour !gpdisp!%ld trop de lituse insns pour !lituse_tlsgd!%ld trop de lituse insns pour !lituse_tlsldm!%ld trop de références mémoires pour « %s » trop d'opérandes trop d'opérandes (%d) pour « %s »; attendu %d trop d'opérandes dans l'instruction trop d'opérandes à « %.*s » trop de pcrel_hi trop d'arguments positionnels trop d'opérandes registre avec VSIB trop d'opérandes registre/mémoire trop de registres dans la liste des registres vectoriels trop de « st_End » trop d'opcodes unwind trop d'opcodes unwind pour la routine de personnalité 0 trop d'instructions unwind rebut après l'expression: %s traduction de bgeni en movi traduction de bmaski en movi traduction de mgeni en movi traduction en « %s %s%s » traduction en « %s %s%s,%s%s » traduction en « %sp » la valeur de trappe %ld est invalide tentative d'initialisation d'un symbole non reconnu : %s fichier « %s » tronqué, %ld de %ld octets lus les deux registres dest doivent être distincts type de réadressage %d fait ? mauvaise concordance de type dans la liste des registres vectoriels le spécificateur de type a le mauvais nombre de parties types spécifiés à la fois dans la mnémonique et les opérandes incapable de calculer les instructions ADRL pour le décalage PC de 0x%lx impossible de continuer cette assemblage. impossible de créer reloc pour la note de compilation impossible de produire l'opcode unwind pour le décalage du pointeur de trame impossible de produire l'opcode unwind pour le registre du pointeur de trame %d impossible de produire l'opcode unwind pour le registre %d impossible d'inclure « %s » impossible de repérer l'emplacement du fichier à inclure: %s impossible d'empaqueter %s de lui-même ? impossible de réintroduire le fichier dans le tampon : %s impossible de répéter insn %s impossible de rétablir l'adresse de retour à partir du registre précédemment rétabli incapable d'élargir l'instruction cible de branchement non alignée: %d octets à 0x%lx données non alignées sur une position absolue ne sont pas supportées instruction d'entrée pas alignée boucle non alignée: %d octets à 0x%lx numéro de fichier %ld non assigné guillemets non pairées dans l'opérande %d. parenthèses de chiffre non appariées parenthèses non pairées dans l'opérande %d. « ( » non fermée correctif indécodable instruction indécodable dans le fragment d'instruction combinaison d'opérandes indéfinie le symbole linked-to « %s » est indéfini sur la section « %s » label local « %s » non défini symbole « %s » indéfini dans le réadressage PCR symbole non défini %s utilisé comme valeur immédiate symbole indéfini pour l'opcode « %s » instruction non documentée correctif %s inattendu directive .cantunwind inattendue .cfi_inline_lsda inattendu directive .handlerdata inattendue directive .unwind_movsp inattendue type de réadressage 12-bits inattendu type de réadressage 18-bits inattendu expression relative au PC inattendue réadressage TLS inattendu « " » inattendue dans l'expression mode d'adressage inattendu pour %s argument inattendu pour --multibyte-input-option : « %s » bit inattendu après APSR caractère « %c » inattendu dans la taille d'élément caractère « %c » inattendu dans le prédicat de type caractère « %c » inattendu dans le spécificateur de type caractères inattendus après l'instruction virgule inattendue après le nom de mnémonique « %s » — « %s » virgule inattendue avant l'opérande facultatif omis fin inattendue du fichier dans irp ou irpc fin inattendue du fichier dans la définition de macro « %s » fin de ligne inattendue correctif inattendu littéral inattendu (%s) constante négative inattendue registre inattendu dans l'opérande immédiat nom de registre « %s inattendu dans l'expression type de registre inattendu pour l'opérande %d informations de taille de section inattendues opérateur de décalage inattendu classe de stockage inattendue %d caractère de type « b » inattendu — vouliez-vous utiliser « bf » ? taille de groupe de vecteurs inattendu pour l'opérande %d – « %s » %d non traité instruction CFA non gérée pour le unwind (%d) correctif de réadressage local %s non traité code d'opérande %d non géré réadressage %s non traité dans md_pcrel_from_section type de réadressage non traité %s non traité: .proc %s,%d directive .nops non impémentée opcode non implémenté « %s » suffixe de réadressage non implémenté segment %s non implémenté dans l'opérande expression désindexée utilisée dans une instruction de préchargement inconnu argument de -mpid= inconnu « %s » valeur de .gnu_attribute inconnue sous directive .loc inconnue « %s » version EABI inconnue « %s » CSR inconnu « %s » DSP inconnu « %s » caractère %c inconnu pour le préfixe DSP %s Option DWARF inconnue %s EABI inconnue « %s » configuration FPU inconnue « %s » valeur d'attribut de compilation GNU « %d » inconnue pour Tag_GNU_MSP430_Data_Region(%d) dans .gnu_attribute directive niveau ISA inconnu %s ISA ou architecture inconnue %s MCU inconnue: %s étiquette d'attribut de compilation MSPABI « %d » inconnue dans la directive .mspabi_attribute valeur d'attribut de compilation MSPABI « %d » inconnu pour %s(%d) dans la directive .mspabi_attribute valeur d'attribut de compilation MSPABI « %d » inconnue pour OFBA_MSPABI_Tag_ISA(%d) dans la directive .mspabi_attribute abi « %s » inconnue mode d'adressage inconnu %s nom d'architecture inconnu « %s » extension d'architecture inconnue « %s » architecture inconnue architecture inconnue %s architecture inconnue « %s » architecture inconnue « %s » architecture inconnue « %s » extension d'architecture inconnue « %s » architecture inconnue: %s argument inconnu pour .usepv ligne de base inconnue « %s » code de condition inconnue: %s contrainte inconnue « %c » cpu inconnu « %s » CPU par défaut inconnu = %s, système d'exploitation = %s spécification privilégiée par défaut « %d.%d.%d » inconnue définie par les attributs privilégiés elf spécification privilégiée par défaut « %s » inconnue définie par -mpriv-spec ou -with-priv-spec directive inconnue échappement inconnu échappement inconnu « \%c » dans la chaîne; ignoré type d'exécution inconnue passé à write_2_short() expression inconnue dans l'opérande %s expression inconnue dans l'opérande %s. Utiliser #llo() #lhi() #hlo() #hhi() taille de correctif inconnue ABI virgule flottante inconnue « %s » format de virgule flottante inconnu « %s » mnémonique virgule flottante inconnue : « %s » caractère inconnu pour le préfixe virgule flottante type de virgule flottante inconnu « %c » fpu inconnu « %s » réadressage de groupe inconnu mode IT implicite « %s » inconnu, devrait être arm, thumb, always ou never. instruction inconnue « %s » interruption %s inconnue mnémonique inconnue — « %s » mnémonique inconnue « %s » — « %s » mnémonique inconnue : « %s » opcode inconnu opcode inconnu « %s » opcode inconnu %s opcode inconnu « %s » opcode inconnu « %s » opcode ou nom de format inconnu « %s » opcode inconnu: %s opcode inconnu « %s » opérande inconnu %s décompte d'opérande inconnu opérande de décalage inconnue: %x opérande inconnu pour .arch opérateur %s inconnu. Voulez-vous dire X(Rn) ou #[hl][hl][oi](CONST) ? option « %s » inconnue attribut de section « %s » inconnu ou invalide type de section « %s » inconnu ou invalide nom de champ PSTATE inconnu ou manquant nom d'opération inconnu ou manquant nom de registre système inconnu ou invalide paramètre inconnu après la directive .SECTION: %s type de procédure inconnue fanion de profilage inconnu est ignoré. pseudo-op inconnu: « %s » type d'enregistrement %d inconnu (dans %s) registre %s inconnu registre « %s » inconnu -- .req ignoré registre « %s » inconnu registre « %s » inconnu alias de registre « %s » inconnu réadressage inconnu (%u) modificateur de réadressage inconnu attribut de section inconnu %s attribut de section inconnu « %c » function définie par l'utilisateur %s inconnue opération vectorielle inconnue : « %s » spécificateur de largeur inconnu « .%c » opérande inconnu/incorrect « [ » non pairé directive .end non pairée couple DCTI imprévisible chargement imprévisible d'une paire de registres — « %s » transfert de paire de chargement imprévisible avec des registres se chevauchant — « %s » transfert imprévisible avec réécriture (chargement) — « %s » transfert imprévisible avec réécriture (stockage) — « %s » transfert imprévisible avec réécriture — « %s » imprévisible: registres de base et de statut identiques — « %s » imprévisible: registres de transfert et de statut identiques — « %s » type de CPU RX %s non reconnu» valeur d'alignement non reconnue dans la directive .SECTION: %s argument non reconnu à l'option -mcpu « %s » type de cpu non reconnu « %s » format float16 « %s » non reconnu instruction %s non reconnue modificateur de taille d'instruction .%c non reconnu version sur %d bits inconnue de l'opcode microMIPS type .linkonce non reconnu « %s » directive .option non reconnue: %s attribut de .section non reconnu: a,e,o,w,x,M,S,G,T ou un nombre attendu fanion CPS non reconnu caractères non reconnus à la fin du traitement parallèle insn CPU par défaut non reconnu « %s » nom de l'émulation non reconnu « %s » version étendue d'opcode MIPS16 non reconnue fanion non reconnu option fopt non reconnue instruction %s non reconnue opcode non reconnu opcode non reconnu : « %s » option « %s » non reconnue option non reconnue « -%c%s » option non reconnue « --%s » option non reconnue « --%s=%s » fanions oszc non reconnus ou « , » illégale dans le pseudo suffixe pseudo suffixe non reconnu nom de registre non reconnu « %s » type de réadressage non reconnu suffixe de réadressage non reconnu attribut de section non reconnu type de section non reconnu type de stab non reconnu « %c » suffixe de symbole non reconnu type de symbole non reconnu « %s » mode de syntaxe « %s » non reconnu version non étendue d'opcode MIPS16 non reconnue valeurs non reconnues compteur de répétition ne peut être résolu ou est non positif; utilise 1 expression non résolue qui doit être résolue ne peut résoudre le symbole cible de boucle: %s registre non décalé requis nombre non signé valeur non signée hors limite taille de réadressage BFD %d non supportée taille de réadressage BFD non supportée %u alignement non supporté pour l'instruction diffusion non supporté valeur d'octet non supportée; utiliser un suffixe différent constante non supportée dans un réadressage taille de constante %d non supportée taille du correctif %d non supportée fanion %i non supporté dans la directive de ligne correctif fptr non supporté taille du correctif fptr %d non supportée instruction « %s » non supportée instruction non supportée, assemblée comme un NOP constante de grande taille non supportée masquage non supportée information de section mbind non supportée: %s réadressage non supporté réadressage non supporté vers %s type de réadressage non supporté pour un décalage de champ DS type de réadressage non supporté attribut de section non supporté « %c » identifiant de section non supporté: %s arrondi/sae statique non supporté syntaxe non supportée utilisation non supporté de %s utilisation non supporté de .ehword utilisation non supportée de .gpdword utilisation non supporté de .gpword contrôle nop variable non supporté dans la directive .nops taille de variable ou valeur de remplissage non supportée registre d'index vectoriel non supporté non supporté avec les mnémoniques Intel chaîne non terminée chaîne non terminée; saut de ligne inséré « until » sans « repeat » contrôle de flux intraçable pour la fonction « %s » opcode unwind trop long la trame déroulée a une taille négative pointeur de pile déroulé n'est pas aligné sur un mot double utiliser -march=armv2 utiliser -march=armv2a utiliser -march=armv3 utiliser -march=armv3m utiliser -march=armv4 utiliser -march=armv4t utiliser -march=armv5 utiliser -march=armv5t utiliser -march=armv5te utiliser -mcpu=all utiliser -mcpu=arm1 utiliser -mcpu=arm2 utiliser -mcpu=arm250 utiliser -mcpu=arm3 utiliser -mcpu=arm6 utiliser -mcpu=arm600 utiliser -mcpu=arm610 utiliser -mcpu=arm620 utiliser -mcpu=arm7 utiliser -mcpu=arm70 utiliser -mcpu=arm700 utiliser -mcpu=arm700i utiliser -mcpu=arm710 utiliser -mcpu=arm7100 utiliser -mcpu=arm710c utiliser -mcpu=arm710t utiliser -mcpu=arm720 utiliser -mcpu=arm720t utiliser -mcpu=arm740t utiliser -mcpu=arm7500 utiliser -mcpu=arm7500fe utiliser -mcpu=arm7d utiliser -mcpu=arm7di utiliser -mcpu=arm7dm utiliser -mcpu=arm7dmi utiliser -mcpu=arm7m utiliser -mcpu=arm7tdmi utiliser -mcpu=arm8 utiliser -mcpu=arm810 utiliser -mcpu=arm9 utiliser -mcpu=arm920 utiliser -mcpu=arm940 utiliser -mcpu=arm9tdmi utiliser -mcpu=iwmmxt utiliser -mcpu=strongarm utiliser -mcpu=strongarm110 utiliser -mcpu=strongarm1100 utiliser -mcpu=strongarm1110 utiliser -mcpu=xscale utiliser -mfpu=softvfp utilisez .code16 pour assurer un mode d'adressage correct utiliser le pointeur de trame l'utilisation de .indirect_symbols requiert « -dynamic » l'utilisation de PC dans cette instruction est dépréciée utilise des vieux et nouveaux styles d'options pour définir le type de CPU utilise des vieux et nouveaux styles d'options pour définir le type de FPU utilisation de r13 est obsolète utilisation de r15 dans le blx en mode ARM n'est pas très utile utilisation de r15 dans le bx en mode ARM n'est pas très utile utilisation de r15 dans le bxj n'est pas très utile utiliser la vérification de la taille de la pile a utilisé $%u avec « .set at=$%u » a utilisé $at sans « .set noat » utilise utilise un champ de bits dont la largeur est zéro spécificateurs petit/gros boutistes possibles sont be ou le valeur %d est hors limite. Utiliser #lo() ou #hi() valeur %ld hors limite la valeur %lu est trop grande pour un opérande de type octet valeur 0x%llx tronquée à 0x%llx valeur 0x%lx tronquée à 0x%lx valeur 0x%x hors de la limite étendue. la valeur ne peut pas être exprimée comme un .cv_scomp la valeur ne peut pas être exprimée comme un .cv_ucomp la valeur est en conflit avec la longueur d'instruction valeur pas dans la gamme [-0xffffffff, 0xffffffff] valeur pas dans la gamme [0, 0x7fffffff] valeur pas dans la gamme [0, 0xffffffff] valeur de %ld hors de l'étendue de décalage sur un octet. valeur de %ld hors de l'étendue de décalage sur un double mot. valeur de %ld hors de l'étendue de décalage sur un mot. Valeur de %ld trop grande pour un branchement de 16 bits Valeur de %ld trop grande pour un branchement de 8 bits la valeur de %s est trop grande pour le champ de %d octet à %s la valeur de %s est trop grande pour le champ de %d octets à %s valeur hors limite valeur hors limite: 0x%x valeur stockée pour r%d est INCONNUE valeur trop grande pour un champ de 1 octet valeur trop grande pour un champ de 2 octets valeur trop grande pour entrer dans %d bits les valeurs doivent être des constantes les instructions vcx avec les registres Q requièrent MVE les instruction vcx avec les registres S ou D requièrent soit MVE ou soit l'extension en virgule flottante Armv8-M. vcx1 avec les registres S ou D prend un immédiat entre 0-2047 vcx2 avec les registres S ou D prend un immédiat entre 0-63 vcx2 avec les registres S ou D prend un immédiat entre 0-7 l'élément d'un vecteur doit être une constante registre d'index vectoriel l'instruction de prédication du vecteur devrait être dans un bloc VPT/VPST registre vectoriel une taille de vecteur plus grande que %u est requise pour « %s » type vectoriel attendu vfmal/vfmsl avec le type FP16 ne peut pas être conditionnel, le comportement est IMPRÉVISIBLE le numéro de vue ne concorde pas le groupe vliw doit avoir une instruction core et une instruction copro. avertir au sujet des instructions IT dépréciées par performance dans ARMv8-A et ARMv8-R avertir à propos des symboles qui correspondent à des noms d'instructions [défaut] avertissement: symbole %s n'a pas de csect Options en assembleur wasm32: l'instruction li.d n'est pas possible sur 32bit-arch les suffixes de largeurs sont invalides en mode ARM les suffixes de largeur sont invalides en mode ARM -- « %s » mot de NOP ajouté entre « word multiply » et « 16- bits multiply » mot de NOP ajouté entre « word multiply » et « load » réécriture (!) doit être utilisée pour VLDMDB et VSTMDB réécriture arrière du registre de base est IMPRÉVISIBLE réécriture du registre de base en étant dans une liste de registres est IMPRÉVISBLE réécriture utilisée dans une instruction de préchargement la valeur de réécriture doit être une constante immédiate l'écriture ou la modification # est imprévisible écrire dans APSR sans spécifier de bitmask est réprouvé argument erroné pour .cfi_personality_id mauvais nombre d'opérandes pour « %s » mauvais registre dans la liste des registres en virgule flottante second argument erroné dans .cfi_lsda second argument erroné dans .cfi_personality instruction de mauvaise taille dans un slot d'un branchement de %u bits différé troisième argument erroné dans .cfi_val_encoded_addr échec xtensa-isa: %s vous ne pouvez pas utiliser « %s %s%s » vous ne pouvez spécifier qu'un type unique vous devez utiliser une directive hi/lo ou une macro 16 bits pour charger une valeur 16 bit. réadressage zdaoff() utilisé sur une instruction qui ne le supporte pas zéro assumé pour l'expression manquante le fanion zéro n'est pas valide pour cette instruction zéro utilisé comme valeur immédiate le masquage par zéro est uniquement autorisé avec un masque en écriture {nf} ne peut être combiné avec {vex}/{vex3} {nf} non supporté le préfixe {rex2} est invalide avec « %s » {entrée standard} PRIx64 PRId64 PRIu64 PRIi64 0x% shortened to 0x% 0x% out of range of signed 32bit displacement opcode residual (%#) too wide Trap id `%' is out of range. Operand out of 8-bit range: `%'. Operand out of 16-bit range: `%'. number (0x%) larger than 32 bits improper shift amount (%) improper CSRxI immediate (%) improper CSR address (%) improper immediate value (%) improper immediate value (%) operand %d: operand out of range (% is not between % and %) operand out of range (% is not between % and %) A bignum/flonum may not be a displacement: 0x% used %d-bit overflow (%+) index overflow (%+) offset overflow (%+) %s out of domain (% is not a multiple of %) %s out of range (% is not between % and %) %s out of range (0x% is not between 0x% and 0x%) value 0x% truncated to 0x% 0x% réduit à 0x% 0x% hors limite pour un déplacement signé de 32 bits opcode résiduel (%#) trop large Identificateur de la trappe « % » est hors limite. Opérande hors limite en 8 bits: « % ». Opérande hors limite en 16 bits: « % ». nombre (0x%) plus grand que 32 bits nombre de décalages erroné (%) immédiat CSRxI inopportun (%) adresse CSR inopportune (%) valeur immédiate inopportune (%) valeur immédiate inopportune (%) opérande %d : opérande hors limite (% n'est pas entre % et %) opérande hors limite (% n'est pas entre % et %) Un nombre grand/flottant ne peut pas être utilisé comme déplacement: 0x% utilisé débordement sur %d bits (%+) débordement de l'index (%+) débordement de l'offset (%+) %s hors du domaine (% n'est pas un multiple de %) %s est hors limite (% n'est pas entre % et %) %s est hors limite (0x% n'est pas entre 0x% et 0x%) valeur 0x% tronquée à 0x%